ANALOG DEVICES

正誤表

この AD8370 日本語版データシートリビジョン 0 に間違いがありましたので、お詫びして訂正いたしま す。この正誤表は、2012 年 10 月 17 日現在、アナログ・デバイセズ株式会社で確認した誤りを記したも のです。

英語データシートのリビジョンはすでに改定されており、ここで挙げる修正点の他にも変更されている 個所があります。最新情報は、<u>AD8370 英語データシート</u>をご確認ください。

正誤表作成年月日: 2012 年 10 月 17 日 対象資料: AD8370 日本語データシート LF~750MHz のデジタル制御 VGA 対象となる日本語資料のリビジョン(Rev): 0 訂正箇所:

P6 表 3.ピン機能の説明

ピン番号5 説明文

- 〔誤〕 外部バイパス処理によって同相電源のデカップリングを追加するときに、中間電源 ((VVCCO-VOCOM)/2)の同相電圧をこのピンに印加します。これには、グラウンド間 にバイパス・コンデンサを接続します。このピンは出力専用で、外部からは駆動できませ ん。
- 〔正〕 このピンには、電源の中間電圧((Vvcco-Vocom)/2)が同相電圧出力として現れます。外部に 供給するため、この同相電源をコンデンサでバイパスし、デカップリングすることができます。 このピンは出力専用で、外部からは駆動できません。

アナログ・デバイセズ株式会社



ローゲイン・モード:-11~+17dB

ハイゲイン・モード:+6~+34dB

+35dBmのツートーンIP3(70MHz時)

シリアル8ビット・デジタル・インターフェース

7dBのノイズ指数(最大ゲイン時)

広い入力ダイナミック・レンジ

アプリケーション

シングルエンド/差動変換

ケーブル/ビデオ・アプリケーション

AD8370は低価格のデジタル制御可変ゲイン・アンプ(VGA)

で、高精度のゲイン制御、高いIP3、低ノイズ指数を備えてい

ます。その優れた歪み性能と幅広い帯域幅により、今日のレ

広い入力ダイナミック・レンジのアプリケーションに対応する

ために、AD8370にはハイゲイン・モードとローゲイン・モー

ドの2つの入力レンジがあります。7ビット・トランスコンダク タンス(Gm)段によって、分解能が2dBより小さいときに

28dB、分解能が1dBより小さいときに22dBのゲイン範囲設定

が可能です。最初より17dB高い2番目のゲイン範囲を選択して、

適切なロジック・レベルをPWUPピンに加えると、AD8370が

パワーオンします。パワーダウン時のAD8370の消費電流は

シーバ設計に最適なゲイン制御デバイスとなります。

SAWフィルタ・インターフェース

ローおよびハイのプログラマブル・ゲイン (<2dB分解能)

特長

美動入出力:

200Ωの差動入力

100Ωの差動出力

750MHzの-3dB帯域幅 40dBの高精度ゲイン範囲

パワーダウン機能

差動ADCドライバ IFサンプリング・レシーバ

RF/IFゲイン段

概要

3~5V単電源

LF~750MHzの デジタル制御VGA

AD8370

機能ブロック図



図1



図2. ゲイン・コード 対 ゲイン (70MHz時)

AD8370のゲイン制御は、シリアル8ビットのゲイン制御ワード によって実行します。2つのゲイン範囲のいずれかをMSBで選 択し、残りの7ビットで高精度リニア・ゲイン・ステップのゲ イン全体を調整します。

アナログ・デバイセズの高速XFCBプロセスで製造される AD8370は、その高い帯域幅特性によって高周波数と低歪み性 能を実現します。自己消費電流は78mA (typ) で、小型サイズ の熱強化型16ピンTSSOPパッケージのアンプとなってお り、-40~+85℃の温度範囲で動作します。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので し、また、フラビージーが「そればいなわれまたはそれ」の構成したれて初いたれていまたは通知的におようなもので もありません。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。 © 2004 Analog Devices, Inc. All rights reserved.

REV.0

アナログ・デバイセズ株式会社

太 社/〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 電話03(5402)8200 大阪営業所/〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号 電話06(6350)6868(代)

4mA未満で、優れた入力/出力間絶縁が行われます。パワーダ ウン・モードの動作時にもゲイン設定を維持します。

ノイズ性能を改善できます。

目次

仕様3
絶対最大定格5
ESDに関する注意5
ピン配置と機能の説明6
代表的な性能特性7
動作原理13
ブロック・アーキテクチャ13
プリアンプ13
トランスコンダクタンス段13
出力アンプ14
デジタル・インターフェースとタイミング14
アプリケーション15
基本的な接続15
ゲイン・コード15
パワーアップ機能15

改訂履歴 リビジョン0:初版

ゲイン範囲の選択15
レイアウトと動作に関する留意事項16
パッケージに関する留意事項17
シングルエンド/差動変換17
DC結合動作18
ADCとのインターフェース19
3V動作20
評価用ボードとソフトウェア21
付録24
特性評価用装置24
複合波形の想定24
選択されたパラメータの定義24
外形寸法
オーダー・ガイド

仕様

表1. 特に指定のない限り、V_s=5V、T=25℃、Z_s=200Ω、Z_L=100Ω、ゲイン・コードHG127、70MHz、1V p-pの差動出力時

パラメータ	条件	Min Typ	Max	単位
ダイナミック性能 -3dB帯域幅 スルーレート	$V_{out} < 1Vp$ -p ゲイン・コードHG127、 $R_L = 1k\Omega$ 、 AD8370を圧縮に設定 ゲイン・コードLG127、 $R_L = 1k\Omega$ 、 $V_{out} = 2V p$ -p	27, $R_L = 1k\Omega$, 750 \overline{z} 5750 \overline{z} 27, $R_L = 1k\Omega$, 3500 3500		MHz V/ns V/ns
.カ段 INHIおよびIHLOピン 最大入力 ゲイン・コードLG2、1dB圧縮 入力抵抗値 差動 同相入力レンジ 差動、f=10MHz、ゲイン・コード CMRR 上G127		3.2 200 3.2 77 1.9		V p-p Ω V p-p dB nV/\sqrt{Hz}
 ゲイン 最大電圧ゲイン ハイゲイン・モード ローゲイン・モード 最小電圧ゲイン ハイゲイン・モード ローゲイン・モード ローゲイン・モード ゲイン・ステップ・サイズ ゲインの温度感度 ステップ応答性 	ゲイン・コード=HG127 ゲイン・コード=LG127 ゲイン・コード=HG1 ゲイン・コード=LG1 ハイゲイン・モード ローゲイン・モード ゲイン・コード=HG127 6dBのゲイン・モップに対して最終値の	$ \begin{array}{r} 34\\52\\17\\7.4\\-8\\0.4\\-25\\0.06\\0.408\\0.056\\-2\\20\end{array} $		dB V/V dB V/V dB V/V $(V/V) / \Box - F$ $(V/V) / \Box - F$ $mdB/^{\circ}C$ The set of
出力インターフェース 出力電圧振幅 出力抵抗値 出力差動オフセット	10%にセトリング OPHIおよびOPLOピン $R_L \ge 1k\Omega$ (1dB圧縮) 差動 $V_{INHI} = V_{INLO}$ 、全ゲイン・コード範囲	8.4 95 ±60		V p-p Ω mV
 ノイズ/高調波性能 10MHz ゲイン平坦性 ノイズ指数 2次高調波¹ 3次高調波 出力IP3 出力IdB圧縮ポイント 	10MHzの±10MHz以内 V _{OUT} = 2V p-p V _{OUT} = 2V p-p	± 0.01 7.2 -77 -77 35 17		dB dB dBc dBc dBm dBm

次ページの脚注を参照してください。

パラメータ	条件	Min	Тур	Max	単位
70MHz					
ゲイン平坦性	70MHzの±10MHz以内		± 0.02		dB
ノイズ指数			7.2		dB
2次高調波	V _{OUT} =2V p-p		-65		dBc
3次高調波	V _{OUT} =2V p-p		-62		dBc
出力IP3			35		dBm
出力1dB圧縮ポイント			17		dBm
140MHz					
ゲイン平坦性	140MHzの±10MHz以内		± 0.03		dB
ノイズ指数			7.2		dB
2次高調波	V _{OUT} =2V p-p		-54		dBc
3次高調波	V _{OUT} =2V p-p		-50		dBc
出力IP3			33		dBm
出力1dB圧縮ポイント			17		dBm
190MHz					
ゲイン半坦性	240MHzの±10MHz以内		± 0.03		dB
ノイス指数			7.2		dB
2次高調波	V _{OUT} =2V p-p		-43		dBc
3次高調波	V _{OUT} =2V p-p		-43		dBc
出力IP3			33		dBm
出力1dB圧縮ポイント			17		dBm
240MHz			10.04		ID
ケイン半坦性	240MHzの±10MHz以内		± 0.04		dB
ノイス指数			7.4		dB
2次局調波	$V_{OUT} = 2V p - p$		-28		dBc
3次局調波	V _{OUT} =2V p-p		-33		dBc
出力IP3			32		dBm
出力IdB圧縮ホイント 290MH-			1/		dBm
580MHZ どくンゴ ^{田林}			10.04		٦Ŀ
クイン半坦性	240MHZの主IUMHZ以内		±0.04		dB dD
ノイ ヘ 相 奴 山 力 ID2			0.1 27		dBm
山刀175 山力140国線ポイント			27 14		dPm
山力100圧相ホイント			14		ubiii
電源インターフェース					
電源電圧		3.0 ²		5.5	V
自己消費電流3	PWUPハイレベル、GC=LG127、	72.5	79	85.5	mA
	R _L =∞、パワーオンの4秒後、デバイス				
	下部の露出パドルに放熱板を接続				
対温度	$-40^{\circ}\text{C} \leq T_{A} \leq +85^{\circ}\text{C}$			105	mA
トータル電源電流	$PWUP \wedge 1 \vee \wedge \nu, V_{OUT} = 1 \vee p - p,$		82		mA
	$Z_{L} = 100 \Omega \cup \mathcal{T} \mathcal{I} \mathcal{T}, GC = LG127$				
	(負荷電流を含む)				
パリータウン電流			3.7	-	mA
对温度*	$-40\% \leq T_{A} \leq +85\%$			5	mA
パワーアップ・インターフェース	PWUPピン				
パワーアップ・スレッショールド	デバイス・イネーブル電圧	1.8			V
パワーダウン・スレッショールド	デバイス・ディスエーブル電圧			0.8	V
PWUP入力バイアス電流	PWUP = 0V		400		nA
ゲイン制御インターフェース	CLCK、DATA、LTCHの各ピン				
V	ロジック・ハイレベル雷圧	1.8			v
VII	ロジック・ローレベル電圧			0.8	v
… 入力バイアス電流			900		nA

 ¹ 軽い負荷での性能については、図20を参照。
 ² 詳細については、「3V動作」を参照。
 ³ このパラメータの最小値 (Min) および最大値 (Max) は、出荷テストによって保証されています。
 ⁴ このパラメータの最小値 (Min) または最大値 (Max) は6シグマの値で、出荷テストによって保証されていません。

絶対最大定格

表2

パラメータ	定格
電源電圧Vs	5.5 V
PWUP, DATA, CLCK, LTCH	V_s +500 mV
差動入力電圧、V _{INHI} -V _{INLO}	2 V
ICOMまたはOCOMに対する	V_s +500 mV
同相入力電圧V _{INHI} またはV _{INLO}	(最大値)
	V_{ICOM} – 500 mV,
	V_{OCOM} -500 mV
	(最小値)
内部消費電力	575 mW
θ _{JA} (露出パドルハンダ付け)	30°C/W
θ _{JA} (露出パドルハンダ付けなし)	95℃/W
θ _{JC} (露出パドル)	9℃/W
最大ジャンクション温度	150℃
動作温度範囲	$-40\sim+85$ °C
保存温度範囲	$-65 \sim +150$ °C
ピン温度範囲(ハンダ処理60秒)	235℃

絶対最大定格を超えるストレスを加えると、デバイスに恒久的 な損傷を与えることがあります。この規定はストレス定格のみ を指定するものであり、この仕様の動作に関するセクションに 記載されている規定値以上でのデバイス動作を定めたものでは ありません。長時間デバイスを絶対最大定格状態に置くと、デ バイスの信頼性に影響を与えることがあります。

注意

ESD(静電放電)の影響を受けやすいデバイスです。人体や試験機器には4000Vもの高圧の静 電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自の ESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復 不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、 ESDに対する適切な予防措置を講じることをお勧めします。



ピン配置と機能の説明



図3. 16ピンTSSOP

表3. ピン機能の説明

ピン番号	記号	説明
1	INHI	平衡差動入力。内部でバイアスされます。
2、15、パドル	ICOM	入力コモン。ロー・インピーダンスのグラウンドに接続します。このノードは、デバイス底部の 露出パッドにも同様に接続されます。
3	VCCI	正の電源入力。3.0~5.5V。正しくバイパスする必要があります。
4	PWUP	パワー・イネーブル・ピン。PWUPをハイレベルに引き込むと、デバイスが動作状態になります。
5	VOCM	同相出力電圧ピン。外部バイパス処理によって同相電源のデカップリングを追加するときに、中間電源((V _{vcco} -V _{ocom})/2)の同相電圧をこのピンに印加します。これには、グラウンド間にバイパス・コンデンサを接続します。このピンは出力専用で、外部からは駆動できません。
6, 11	VCCO	正の電源出力。3.0~5.5V。正しくバイパスする必要があります。
7、10	OCOM	出力コモン。ロー・インピーダンスのグラウンドに接続します。
8	OPHI	平衡差動出力。中間電源にバイアスされます。
9	OPLO	平衡差動出力。中間電源にバイアスされます。
12	LTCH	シリアル・データ・ラッチ・ピン。LTCHがローレベルのときに、シリアル・データがDATAピン を経由してシフト・レジスタにクロック入力されます。シフト・レジスタに入力されたデータは、 次の立上がりエッジでラッチされます。
13	CLCK	シリアル・クロック入力ピン
14	DATA	シリアル・データ入力ピン
16	INLO	平衡差動入力。内部でバイアスされます。

代表的な性能特性

特に指定のない限り、V_s=5V、Z_s=200Ω、Z_L=100Ω、T=25℃



周波数特性

— 7 —



<u>-8</u>

03692-0-006

33692-0-083

03692-









- 11 -



動作原理

AD8370は低価格のデジタル制御、微調整可変ゲイン・アンプ で、高いIP3特性と低いノイズ指数を備えています。アナロ グ・デバイセズ独自の高性能25GHzシリコン・バイポーラ・プ ロセスで製造されています。-3dB帯域幅は、可変ゲイン範囲 の全域で約750MHzです。自己消費電流は78mA (typ) で、パ ワーダウン機能によって消費電流を4mA未満に低減できます。 入力インピーダンスは約200Ω差動、出力インピーダンスは約 100Ω差動で、中間周波数(IF)の無線アプリケーションで使 用するSAWフィルタとマッチング・ネットワークに対応しま す。入力と出力の間やアンプ内部の回路段の間にフィードバッ クが存在しないので、出力負荷の変動やその後で発生するイン ピーダンスの変化に対して入力アンプは隔離され、優れた入 力/出力間絶縁が得られます。AD8370は、優れた歪み性能と 幅広い帯域幅により、最新の差動レシーバ設計に適したゲイン 制御デバイスとなっています。AD8370の差動入出力の構成は 完全差動のシグナル・チェーン回路設計に最適ですが、必要で あればシングルエンド・システムのアプリケーションに適応さ せることもできます。

ブロック・アーキテクチャ

AD8370には、基本的なビルディング・ブロックとしてハイ/ ロー・ゲインの選択が可能な入力プリアンプ、デジタル制御の トランスコンダクタンス (g_m) ブロック、固定ゲインの出力段 の3つがあります。



図35. 機能ブロック図

プリアンプ

選択可能な入力プリアンプが2個用意されています。プリアン プの選択は、シリアル・ゲイン制御データワードの最上位ビッ ト (MSB)を使って行います。ハイゲイン・モードのときは、 デバイス全体のゲインがローゲイン設定時よりも7.1V/V (17dB)高くなります。プリアンプが2個あるため、AD8370は 広範囲の入力振幅に対応できます。2つのゲイン範囲がオー バーラップしているので、ノイズと歪みの条件によって柔軟な 設定ができます。詳細については、「ゲイン範囲の選択」を参 照してください。 どのプリアンプを選択しても、入力インピーダンスは約200Ω 差動になります。入力インピーダンスは能動回路素子の使用に よって形成され、受動部品の影響は受けません。入力インター フェースの簡略回路図については、図36を参照してください。



図36. INHI/INLOの簡略回路図

トランスコンダクタンス段

デジタル制御のg_m部では42dBのゲイン制御が可能で、各ゲイン範囲内でゲイン調整を行います。ステップ・サイズの分解能 はゲイン・コードに応じて、1ビット当たり微細な約0.07dBから粗い6dBまでの範囲です。図37に示すように、42dBのトータル範囲のうち28dB範囲の分解能は2dBよりも小さく、22dB範囲の分解能は1dBよりも小さくなります。

図37の曲線には、さまざまなゲイン設定でこのアンプに入力で きる標準的なレベルを示しています。V_{OUT}/V_{SOURCE}ゲインの 1dB圧縮または伸長ポイントを求めることによって、最大入力 を決定しました。これは、V_{OUT}/V_{IN}とは異なる点に注意してく ださい。このようにすることで、デバイスの入力インピーダン スの変化も考慮に入れることができます。



図37. ゲイン範囲におけるゲイン分解能と公称入出力範囲

出力アンプ

出力インピーダンスは約100Ω差動であり、入力プリアンプと同様にこのインピーダンスは能動回路素子の使用によって形成されます。出力インターフェースの簡略回路図については、図38を参照してください。



図38. OPHI/OPLOの簡略回路図

出力アンプのゲイン、つまりAD8370全体のゲインは負荷に依存します。以下の数式を用いて、負荷が変動するときの100Ω時におけるゲインに対するAD8370のゲイン偏差を予測することが可能です。

ゲイン偏差=
$$\frac{1.98}{1+98}$$

たとえば、 R_{LOAD} が $lk\Omega$ の場合、他の条件はすべて同じで、ゲインは100Ω時のゲインよりも1.80倍(5.12dB)高くなります。 R_{LOAD} が50 Ω の場合には、ゲインは100 Ω 時のゲインよりも0.669倍(3.49dB)低くなります。

デジタル・インターフェースとタイミング

デジタル制御ポートには、標準のTTLインターフェースを使用 します。LTCHピンがローレベルに保持されると、8ビットの 制御ワードがシリアル形式で読み出されます。DATAピンに入 力されたレベルは、CLCK信号の各立上がりエッジで読み出さ れます。制御インターフェースのタイミング図を図39に示しま す。タイミング・パラメータの最小値を表4に記載します。図 40はデジタル入力ピンの簡略回路図です。



図39. デジタル・タイミング図

表4. シリアル・プログラミングのタイミング・パラメータ

パラメータ	Min	単位
クロック・パルス幅 (T _{PW})	25	ns
クロック周期(T _{CK})	50	ns
データ対クロックのセットアップ・タイム(T _{DS})	10	ns
ラッチ対クロックのセットアップ・タイム(T _{ES})	20	ns
ラッチ対クロックのホールド・タイム (T _{EH})	10	ns



図40. デジタル入力の簡略回路図



図41. VOCM出力の簡略回路図

アプリケーション

基本的な接続

図42に、AD8370の基本動作に必要な最低限の接続を示します。 3.0~5.5Vの電源電圧が使用できます。VCCOとVCCIの各ピン に入力する電源に対して、少なくとも1本の低インダクタンス、 0.1µFの表面実装セラミック・コンデンサをデバイスに可能な 限り近い場所に配置して、デカップリングする必要がありま す。



図42. 基本接続図

AD8370は、差動シグナル・チェーン用に設計されています。 差動信号方式により、偶数次の高調波歪みキャンセル性能が改 善され、シングルエンド設計の場合よりも同相ノイズ耐性が向 上します。これらの利点を最大限に活かすには、デバイスの駆 動と負荷を平衡がとれた方法で行う必要があります。そのため には、一連の入力と出力のそれぞれにかかる同相インピーダン スを確実に平衡化する必要があります。不平衡の信号源でデバ イスを駆動すると、同相除去比が低下することがあります。ま た、不平衡の負荷をデバイスにかけると、偶数次の高調波歪み が劣化し、出力圧縮が不完全になることがあります。一般に、 最適な設計は完全に平衡化されていますが、AD8370の場合、 不平衡の環境で使用しても優れた性能を発揮します。

AD8370は、微調整の可変ゲイン・アンプです。ゲイン制御伝 達関数は、電圧ゲインに線形性があります。このため、デシベ ル・スケールで図4に示す対数伝達関数になります。ゲイン伝 達関数のロー・エンドでは、勾配が急峻になり、どちらかと言 うと粗調整になります。ゲイン制御範囲のハイ・エンドでは、 デシベルのステップ・サイズが減少し、精度の高いゲイン調整 が可能になります。

ゲイン・コード

AD8370の2つのゲイン範囲は、ハイゲイン(HG)とローゲイ ン(LG)と呼ばれます。それぞれの範囲に128のゲイン・コー ドを設定できます。これにより、ローゲイン範囲の最小ゲイン はLG0、ローゲイン範囲の最大ゲインはLG127となります。こ の表記は、ハイゲイン範囲についても適用されます。LG0と HG0のときに可変トランスコンダクタンス段がオフになるた め、これらのコードのときには出力がありません。図24を参照 してください。

リニア電圧ゲインの理論値は、ゲイン・コードを用いて以下の 式で表すことができます。

 $A_{v} = GainCoad \times Vernier \times (1 + (PreGain - 1) MSB)$

ここで、

*A*_vは、リニア電圧ゲインです。

GainCoadは、デジタル・ゲイン制御ワードからMSBを除いた 値(最後の7ビット)です。

Vernier=0.055744V/V

PreGain=7.079458V/V

MSBは、8ビットのゲイン制御ワードの最上位ビットです。こ のMSBによって、デバイスをハイゲイン・モード (MSB=1) かローゲイン・モード (MSB=0) に設定します。

たとえば、ゲイン制御ワードがHG45(または10101101バイナ リ)の場合、リニア電圧ゲインの理論値は以下の式から 17.76V/Vになります。

$45 \times 0.055744 \times (1 + (7.079458 - 1) \times 1)$

いずれのゲイン範囲においてもゲインの増減は、GainCodeを どう計算するかだけの問題です。リニア電圧ゲインの2倍また は1/2の6dBのゲイン・ステップは、GainCodeを2倍または1/2 にして設定します。

AD8370に最初に電源を投入するときには、後段の回路のオー バードライブを防止するために、コードLG0にプログラム設定 されます。

パワーアップ機能

パワーアップ機能はGainCodeに影響を与えることはなく、パ ワーダウン・モード時にはゲイン設定が保持されます。 AD8370をパワーダウンしても(デバイスに電源がまだ投入さ れている間にPWUPをローレベルに設定)、AD8370から GainCodeが消去されたり変更されることはなく、デバイスの パワーアップ時、すなわちPWUPが再びハイレベルになるとき に、同じゲイン・コードが維持されます。ただし、デバイスの 電源を一度切った後で、電源を再投入すると、ゲイン・コード がLG0に再プログラムされます。

ゲイン範囲の選択

2つのゲイン範囲にはオーバーラップする部分があります。 ニーズに最適なゲイン範囲を選択してください。使用するプリ アンプを決める際には、分解能、ノイズ、直線性、スプリアス フリー・ダイナミック・レンジ(SFDR)を考慮に入れてくだ さい。最も重要な留意点は、以下のとおりです。

- ローゲイン範囲は、ゲイン分解能が優れています。
- ハイゲイン範囲は、ノイズ指数が優れています。
- ハイゲイン範囲は、ゲインが高くなるに従って直線性と SFDRが向上します。
- これに対してローゲイン範囲は、ゲインが低くなるに従っ てSFDRが向上します。

図43に、デバイスのパワー・ゲインの関数として変化するノイズ、OIP3、IIP3、SFDRをまとめて示します。SFDRは、次の式によって定義されます。

$$SFDR = \frac{2}{3}(IIP3 - NF - N_s)$$

ここで、

IIP3は入力3次インターセプト・ポイントです。これは、dBm 単位の出力インターセプト・ポイントからdB単位のゲインを減 算した値です。

NFは、dB単位のノイズ指数です。

*Ns*はソース抵抗のノイズで、300°K(27℃)で帯域幅が1Hzの ときに-174dBmになります。

 一般に、Ns=10 log₁₀ (kTB)となります。ここで、k=1.374×
 10⁻²³、Tはケルビン単位の絶対温度、BはHz単位のノイズ帯域 幅です。



図43. ゲインに伴うOIP3、IIP3、NF、SFDRの変化

ゲインが高くなると、これに応じて同じ出力振幅を得るために 必要な入力振幅が小さくなります。その結果、入力段の歪みが 小さくなり、OIP3が増加します。あるポイントに来ると、入力 段の歪みが小さくなるため出力段の非直線性が優勢になりま す。ゲインが増加してこのポイントを超えると、OIP3はそれほ ど改善されなくなります。つまり、このポイントがOIP3曲線の 「膝」、つまり屈折する点にあたります。同じようにIIP3曲線に も膝がありますが、この場合はゲインが増加して膝を超えると IIP3は増加ではなく減少し始めます。これは、この領域でOIP3 が一定であることから、ゲインが高くなるにつれて、IIP3が小 さくなるためです。2つのゲイン範囲は、パワー・ゲインが約 13dBのときにSFDRが等しくなります。

レイアウトと動作に関する留意事項

AD8370の入力と出力の各ピンは、それぞれのACグラウンドを 基準に100Ωまたは50Ωのインピーダンスがあります。信号の 完全性がPCボードによって損われないように、関連する接続パ ターン配線によってグラウンド・プレーンに適切な特性のイン ピーダンスを与える必要があります。正しいレイアウトによっ て、これを行います。

インピーダンスを制御するには、以下の点に注意してRFパター ンのレイアウトを行ってください。

- 共平面性(横方向の誘電体)の導波管ではなくマイクロストリップ(縦方向の誘電体)ラインが形成されるように、信号パターン配線のいずれかの面の最低3ライン幅離れた場所にグラウンド・プレーンを設けます。
- マイクロストリップ・ラインの幅を一定にし、ラインの長 さ全体にわたり部品パッドなどの不連続要素ができる限り 少なくなるようにします。幅にばらつきがあると、ライン のインピーダンスに不連続性が生じ、不要な反射が生じま す。
- 信号ラインの上にシルクスクリーンを使用しないでください。これを使用すると、ライン・インピーダンスが変化します。
- 入力と出力の接続ラインの長さをできる限り短くします。

図44にPCボードの断面図を示し、表5にεr=4.6のFR-4ボード 材で100Ωのライン・インピーダンスを得る場合の寸法を示し ます。

表5

	100Ω	50Ω
W	22ミル	13ミル
Н	53ミル	8ミル
Т	2ミル	$2 \gtrless \mathcal{V}$



図44. PCボードの断面図

パターン配線真下の3ライン幅の領域内にグラウンド・プレー ンを配置しないようにすれば、上記の50Ωサイズで設計された ボード上で100Ωのパターンに近似したものを作ることができ ます。

AD8370には、デジタルとアナログの両方の回路があります。 デジタルとアナログの回路部をPCボード上で十分に分離するように注意してください。それぞれの回路部に別のグラウンド・ プレーンを使用し、フェライト・ビーズ・インダクタを用いて 1点で接続することにより、デジタル・パルスがAD8370のアナ ログ回路部に悪影響を及ぼさないようにすることができます。

AD8370の特有の回路設計のために、入力と出力の寄生容量が 最小になるよう注意する必要があります。数pF以上のシャント 容量が各入力上にあるだけで、AD8370が不安定になる可能性 があります。信号源容量が高い条件下では、入力ピンに直列に 抵抗を接続する方法を推奨します。

電源、グラウンド、デジタル入力に高い過渡レベルやノイズ・ レベルがあると、場合によっては、AD8370が勝手に別のゲイ ン・コードにプログラムされてしまうことがあります。このた め、なおさら電源のバイパスとデカップリングを正しく行うこ とが大切です。回路のデバッグ時にAD8370とその関連回路を プロービングするときも、同じような影響が生じることに注意 してください。

パッケージに関する留意事項

シングルエンド/差動変換

AD8370のパッケージは、小型で熱強化型の16ピンTSSOP設計 になっています。デバイス底面の大きな露出パドルによって、 温度上の利点が得られるとともに回路のグラウンドに対してイ ンダクタンスの低い経路ができます。このパッケージをうまく 利用するには、PCボードをデバイスの真下に直接接触させ、可 能な限り多くのビアを用いてAC/DCコモン・グラウンド・リ ファレンスにデバイスを接続して、インダクタンスと熱抵抗を 低くする必要があります。



図45. シングルエンド/差動変換回路

AD8370は主に差動信号インターフェース動作用として設計さ れていますが、図45に示すように、1つのコンデンサを用いて 未使用の入力をグラウンドに終端するだけで、このデバイスを シングルエンド/差動変換用として使用できます。AC結合コ ンデンサを選択するときには、動作周波数でそのリアクタンス がごくわずかな値になるものを選んでください。たとえば、 C_{AC}に1nFのコンデンサを使用すると、100MHzで各入力ノード 上の容量性リアクタンスは-j1.6Ωになります。これにより、 入力電圧が0.003dB減衰します。10pFのコンデンサを選択すれ ば、200Ωのソース・インピーダンスによる動作で、入力電圧 は2.1dB減衰します。



図46. 最大ゲイン時のシングルエンド入力駆動のための 差動出力平衡($R_l = 1k\Omega, C_{AC} = 10nF$)

図46に、複数のゲイン・コードを使用する場合のシングルエン ド入力駆動に対する出力側の差動平衡を示します。信号周波数 が250MHz未満のとき、差動平衡レベルは0.5dBよりも低くな ります。図47には、10MHzでのゲイン範囲全域における差動 平衡を示します。ゲイン設定が低いときに、平衡レベルが劣化 します。これは、有限のコモン・ゲインにより、INHIに印加さ れる入力信号の一部がOPLOピンを直接通過するためです。ゲ イン設定が高いときは差動ゲインが優勢になり、平衡が回復し ます。



図47. ゲイン・コード 対 シングルエンド駆動のための 差動出力平衡(10MHz、 $R_I = 1k\Omega$ 、 $C_{AC} = 10nF$)

アンプを平衡状態で駆動できなくなった場合でも、大部分のア プリケーションで歪み性能は低下しません。図48に、ゲイン範 囲全域における図45の回路の高調波歪み性能を示します。

アンプをシングルエンド・モードで駆動する場合は、他の入力 の終端で使用する抵抗の値に応じて入力インピーダンスが変化 します。この値は、次の式から求めることができます。

 $Rin_{SE} = Rin_{DIFF} + R_{TERM}$

ここで、R_{TERM}は他の入力に接続する終端抵抗の値です。





DC結合動作



図49. AD8370のDC結合。両電源を使用して、入力と出力の 同相レベルを0Vに設定



図50. AD8370のDC結合。AD8138をユニティ・ゲインの レベル・シフト用アンプとし、信号源の同相レベルを 中間電源まで増加

AD8370は、DC精度の可変ゲイン・アンプでもあります。出力 ピンの同相DC電圧は、正側の電源レールとコモン(グラウン ド) ピンの間に接続された基本的にバッファされた抵抗分圧 ネットワークによって、内部で中間電源電圧に設定されます。 入力ピンはややDC電位が高く、ゲイン設定に応じて出力ピン より一般に250~550mV高くなります。標準的な単電源アプリ ケーションでは、対称性の振幅を維持するとともに、入力およ び出力ピンから発生する大きいバイアス電流のシンクやソース を防止するために、信号源と負荷の同相リファレンス・レベル を中間電源とほぼ同じ電圧まで上げる必要があります。図49に 示すように平衡の両電源を使用することによって、グラウンド 基準の信号源と負荷が可能になります。VOCMピンと未使用の 入力をグラウンドに接続することによって、入力と出力の同相 電位が仮想グラウンドに強制設定されます。これにより、グラ ウンド基準の信号源と負荷の直接の結合が可能になります。初 期差動入力オフセットは、わずか数100µV (typ) にすぎませ ん。温度変化による入力オフセットの変動は、数10mVまで高 くなることがあります。温度変化や時間が経過する中で精度の 高いDC精度が要求される場合は、入力オフセットを定期的に 計測し、未使用の差動入力に必要な逆オフセットをかけ、結果 として生じる出力オフセットをキャンセルする必要がありま す。

両電源の使用が不都合な場合に対処するために、図50に第2の オプションを示します。この回路では差動アンプのAD8138を 使用し、駆動信号源の同相レベルを中間電源に変換します。こ うすれば、両電源なしでグラウンド基準の信号源でDC精度性 能が得られます。図50に示す回路の帯域幅は、AD8138のゲイ ン帯域幅(GB)積によって制限されます。2種類の方法におけ る正規化された周波数応答性を図51に示します。



図51. 図49と図50に示す2つの回路の正規化周波数応答性

ADCとのインターフェース

AD8370は100Ωのソース・インピーダンスを出力する設計に なっていますが、十分なゲインと歪み性能を保ちながら、さま ざまな負荷を駆動できます。AD8370の一般的なアプリケー ションは、IFサンプリング・レシーバやダイナミック・レンジ の広いブロードバンド・デジタイザでのADC駆動です。ゲイン 調整範囲が広いため、分解能が低いADCを使用できます。代表 的なADCインターフェース・ネットワークを図52に示します。



図52. 一般的なADCインターフェース

このインターフェース・ネットワークで使用する部品の値を決 定するには、あらかじめADCの望ましい動作周波数範囲や入力 振幅、入力インピーダンスなどの多くの要素を考慮しておく必 要があります。AC結合コンデンサ C_{AC} を使用して、AD8370の 出力に存在するDCオフセットをすべてブロックします。この ようにすることによって、ADCが入力範囲を有効に使用できる ようになります。 C_{AC} コンデンサの容量を十分に大きくして、 所定の動作周波数範囲でリアクタンスがごくわずかになるよう にします。VOCMピンは、電圧リファレンスを内蔵していない ADCの外部リファレンス電圧に使用できます。いずれの場合も、 広帯域幅ノイズの混入を可能な限り少なくするために、ある程 度の容量があるバイパス用コンデンサ(1~10nF)をグラウン ド間に接続し、VOCMピンをデカップリングすることを推奨し ます。

入力と出力の寄生容量を抑える抵抗 R_{IP} と R_{OP} を挿入するのもよ いでしょう。この寄生容量抑制抵抗は、内部ボンディング・ワ イヤのインダクタンス、パッドとサブストレート間の容量、プ リント回路基板のパターン配線アートワークの浮遊容量から生 じる共振効果を防ぐのに効果的です。抵抗を使用しない場合は、 望ましくないセトリング特性が見られる場合があります。一般 に、共振効果を減衰するには10~25 Ω の直列抵抗値だけで十分 です。大部分のADCに高い入力インピーダンスがあることを考 えれば、 R_{IP} と R_{OP} の直列抵抗間で失われる信号はごくわずかな ものにすぎません。

ADCの入力システムによる入力インピーダンスに応じて、終端 抵抗R_TでADCの入力をさらに低いインピーダンスで終端する ことが望ましい場合があります。AD8370の高周波数応答性は、 非常に小さい負荷を駆動するときに大きいピーキングを示しま す。また、終端抵抗によってADC入力の入力インピーダンスと マッチさせることができます。適度な許容誤差の終端抵抗(通 常、1%)を使用してADCの入力をシャントすれば、デバイス 間のADC入力インピーダンスの変動が低減します。 結合コンデンサ、寄生容量抑制抵抗、終端抵抗に適切な値を決 定したら、今度は中間フィルタ・ネットワークの設計を行いま す。図52に示す例は、直列インダクタとシャント・コンデンサ で構成する2次ローパス・フィルタ・ネットワークを示してい ます。使用するフィルタ・ネットワークの次数とタイプは、 ADCインターフェースに必要な高周波数除去性能、通過帯域 リップルと群遅延によって異なります。場合によっては、信号 スペクトルの帯域幅がすでに十分制限されているため、フィル タ・ネットワークを追加する必要がないこともあります。この ような場合、単にZsをショートし、Zpをオープンにします。そ の他の状況では、かなり高次のアンチエイリアシング(折返し 誤差防止)・フィルタを使用し、ADCの最初のナイキスト・ ゾーンに折り返される不要な高周波数スペクトルを最小に抑え る必要があります。

フィルタ・ネットワークを正しく設計するには、寄生容量除去 抵抗と終端抵抗によって追加される抵抗成分を含め、AD8370 とADCの入力によって生じる信号源と負荷全体のインピーダン スについて検討する必要があります。図53に示すシングルエン ド等価回路を使用することによって、フィルタ設計を行うこと ができます。フィルタ合成に関しては、さまざまな参考文献が あります。多くの場合、各種フィルタのタイプと次数を示す表 が記載されており、1Hzのカットオフ周波数と1Ωの負荷に対す る正規化されたインダクタとコンデンサの値がわかります。正 規化されたプロトタイプ素子の値を、実際に望ましいカットオ フ周波数と負荷インピーダンスによってスケーリングした後 は、直列素子のリアクタンスを1/2に分割するだけで、平衡 フィルタ・ネットワークの最終的な部品値を決定できます。



図53. シングルエンド/差動ネットワーク変換

ー例として、2次バターワース・ローパス・フィルタの設計を 紹介します。この設計では、差動負荷インピーダンスを1200Ω、 AD8370のパッド・ソース・インピーダンスを120Ωとしていま す。負荷対ソース・インピーダンスの比を10:1として正規化さ れた直列インダクタの値は0.074Hで、正規化されたシャント・ コンデンサの容量は14.814Fです。カットオフ周波数が70MHz の場合、シングルエンド等価回路は200nHの直列インダクタと その後に続く27pFのコンデンサで構成されます。平衡等価回路 にするには、200nHのインダクタを1/2に分割するだけで、図 54に示すようなネットワークが構成できます。



図54. 2次バターワース・ローパス・フィルタ設計の例

設計例の全体を図56に示します。AD8370は、シングルエンド の75Ω入力が得られるように入力を終端したシングルエンド/ 差動変換の構成になっています。170MSPS 12ビットADCの AD9430の入力とAD8370の出力のインターフェースに、6次の チェビシェフ差動フィルタを使用しています。このフィルタは エイリアス効果を最小に抑え、高調波歪み性能を改善します。

このフィルタ・ネットワークでの負荷が全体で約1kΩになるように、AD9430の入力を1.5kΩの抵抗で終端します。AD8370の 可変ゲインによって、ADCが使用できるダイナミック・レンジ が拡張します。この回路の組合わせで測定した42MHz時の相 互変調歪みを図55に示します。





図55でわかるように、相互変調積はADCのノイズ・フロアと 同等です。この回路の組合わせにおけるスプリアスフリー・ダ イナミック・レンジは、70MHzの測定帯域幅で66dBより高く なります。

3V動作

わずか3Vの電圧でもAD8370を動作させることができます。この場合の性能の低下は、ごくわずかです。3V動作時の代表的な 仕様を表6に示します。

表6

パラメータ	代表值(70MHz、RL=100Ω)
出力IP3	+23.5dBm
P1dB	+12.7dBm
-3dB带域幅	650MHz (HG127)
IMD3	$-82dBc$ ($R_L = 1k\Omega$)



図56. ADCインターフェースの例

評価用ボードとソフトウェア

評価用ボードを利用すれば、標準的な50Ωテスト装置を使用し てAD8370のテストが簡単にできます。この回路図を図57に示 します。T1とT2のトランスを使用し、50Ωの信号源と負荷イ ンピーダンスを望ましい入力および出力基準レベルに変換しま す。上面と底面の層をそれぞれ図61と図62に示します。100Ω の特性インピーダンスに近づけるために、T1とピンINHIおよ びINLOの間にあるパターンの下からグラウンド・プレーンを 取り除きました。 この評価用ボードには、大部分のコンピュータからシリアル・ ゲイン制御ができるAD8370制御用ソフトウェアが用意されて います。評価用ボードは、ケーブルによってコンピュータのパ ラレル・ポートに接続します。制御用ソフトウェアのスライ ダ・バーを調整するだけで、AD8370のゲイン・コードが自動 的に更新されます。





図58. 評価用ソフトウェア

表7. AD8370評価用ボードの設定オプション

部品	機能	デフォルト設定
VS、GND、 VOCM	電源インターフェース・ベクトル・ピン。VSとGNDの間に電源電圧を印加し ます。VOCMピンによって、同相入力/出力のバイアス・レベルを外部でモニ タリングができます。	なし
SW1、R8、 C10、PWUP	デバイス・イネーブル。デバイスをパワーアップするときに、ポジションBに 設定します。ポジションAに設定すると、PWUPピンがPWUPベクトル・ピン に接続されます。PWUPピンは、外部からデバイスのパワー・サイクリングを 実行できるようにします。正しいケーブルの終端ができるように、R8とC10が あります。	SW1=実装済み R8=49.9Ω(サイズ0805) C10=オープン(サイズ0805)
P1、R5、R6、 R7、C9	シリアル制御インターフェース。大部分のPCから評価用ボードの制御ができま す。Windows®ベースの制御用ソフトウェアは、評価用キットに同梱されてい ます。PCを評価用ボードに接続するには、25ピンDサブコネクタ・ケーブルが 必要です。PCポート信号の品質によっては、クロック・ラインにコンデンサを 使用しなければならないことがあります。C9はクロックのオーバーシュートを 低減するために使用し、通常は1nFのコンデンサで十分です。	P1=実装済み R5、R6、R7=1kΩ(サイズ0603) C9=オープン(サイズ0603)
J1、J2、 J6、J7	入力および出力信号コネクタ。これらのSMAコネクタによって、評価用ボード と50Ωテスト装置のインターフェースが簡単にできます。一般に、デバイスの 評価はシングルエンドの信号源と負荷を使用して行います。信号源はJ1 (IN+) に接続し、負荷はJ6 (OUT+)に接続します。	なし
C1、C2、 C3、C4	AC結合コンデンサ。入力および出力信号のAC結合を行います。	C1、C2、C3、C4=1nF (サイズ0603)
T1、T2	インピーダンス・トランス。T1は50Ωのインピーダンスを200Ωに変換します。 T2は100Ωのインピーダンスを50Ωに変換します。	T1=TC4-1W (MiniCircuits) T2=JTX-2-10T (MiniCircuits)
R1, R2, R3, R4	シングルエンドまたは差動。R2とR4は、トランスT1およびT2の2次巻線のセ ンター・タップのグラウンド接続に使用します。R1とR3は、シングルエン ド・アプリケーションでJ2とJ7をグラウンド接続するときに使用します。	R1、R2、R3、R4=0Ω (サイズ0603)
C5、C6、 C7、C8、 L1、L2	電源デカップリング。公称の電源デカップリングを行うには、フェライト・ ビーズ・インダクタを直列に接続し、1µFのコンデンサをグラウンド間に接続 した後で、0.1µFのコンデンサをデバイスにできるだけ近い場所でグラウンド 間に接続します。C7は、入力同相電圧の追加デカップリングに使用します。 L1によって、入力および出力電源間の高周波数絶縁が得られます。L2は、ア ナログ・グラウンドとデジタル・グラウンド間の高周波数絶縁になります。	C6=1 μ F ($\forall \uparrow \vec{x}$ 0805) C5, C7, C8=0.1 μ F ($\forall \uparrow \vec{x}$ 0603) L1, L2=HZ1206E601R-00 (Steward, $\forall \uparrow \vec{x}$ 1206)



図60. 評価用ボードの底面シルクスクリーン

図62. 評価用ボードの底面層

付録

特性評価用装置

本データシートに記載するゲイン、位相、群遅延、逆絶縁、 CMRR、sパラメータ等のデータは、「Agilent N4441A平衡計 測システム」を使用して得たものです。sパラメータのデータ を除き、T型減衰器パッドを使用して、この計測器のポートの 50ΩインピーダンスをAD8370にマッチングさせています。 マッチングのとれたバラン/減衰器ネットワークを介した IMD、IP3、P1dBの非直線性計測には、「Agilent 4795Aスペク トラム・アナライザ」を使用しました。その他の各種測定につ いては、この項で示すセットアップにより実施しました。

複合波形の想定

本データシートを作成するために実施した非直線性のツートーン計測、すなわちIMDとIP3の測定は、出力における複合波形が固定値(通常は1V p-p)になるという想定に基づいています。 計測対象の周波数によって、RFテスト装置を使用しなければなりませんが、この装置は一般にボルト単位ではなく、ワットおよびdBm単位で動作するため、装置のセットアップと動作を簡単にする条件を想定しました。2つの正弦波トーンは以下の式で表すことができます。

$V_1 = V sin (2 \prod f_1 t)$

$V_2 = Vsin(2\prod f_2 t)$

シングルトーンのrms平均電圧は、次の式で求めることができます。

$$\sqrt{\frac{1}{T}\int_{0}^{T}(V_{I})^{2}dt} = \frac{1}{\sqrt{2}}$$

ここで、*T*は波形の周期です。ツートーン・コンポジット信号のrms平均電圧は、次の式で得られます。

$$\sqrt{\frac{1}{T}\int_{0}^{T} (V_{1} + V_{2})^{2} dt} = 1$$

この複合波形の平均パワーは、シングルトーンの場合の2倍 (3dB)になることがわかります。このことから、コンポジット のピークtoピーク電圧はシングルトーンの2倍(6dB)というこ とになります。この原理を利用して、dBm単位にスケーリング された発生器から正しい入力振幅を設定できます。ツートーン が同じ振幅で、周波数が十分に近接していれば、正しいことが わかります。

選択されたパラメータの定義

この特性評価では、同相除去比(図26)を以下のように定義しています。

この式で、分子は入力における差動信号源に伴って出力に現れ る差動負荷に対するゲイン、分母は入力における同相信号源に 伴って出力に現れる差動モード負荷に対するゲインです。ミッ クスド・モードのsパラメータは、次の式で表すことができま す。

$\frac{SDD21}{SDC21}$

ミックスド・モードのsパラメータに関する詳細については、 次の文献を参照してください。D. E. Bockelman、W. R. Eisenstadt共著「Combined Differential and Common-Mode Scattering Parameters: Theory and Simulation (差動と同相の組 合わせ分散パラメータ:その理論とシミュレーション)」 (『IEEE Transactions on Microwave Theory and Techniques (マイクロ波の理論と技術に関するIEEE会報)』v 43、n 7、 1530 (1995年7月) に収録)

逆絶縁(図24)はSDD12と定義されます。

電源電圧変動除去比(PSRR)は、以下の式によって定義されています。

 $rac{A_{dm}}{\overline{A_S}}$

ここで、 A_{dm} は差動モードのフォワード・ゲイン(SDD21)、 A_s は電源ピン(VCCIとVCCOの各ピン)から出力(差動の OPLOおよびOPHI)までのゲインであり、インピーダンスの ミスマッチングを補正しています。詳細については、次の文献 を参照してください。P. R. Gray、P. J. Hurst、S. H. Lewis、 R. G. Meyer共著『Analysis and Design of Analog Integrated Circuits(アナログ集積回路の解析と設計)』第4版、John Wiley & Sons, Inc.、422ページ



図63. PSRR A_{dm}のテスト・セットアップ



図64. PSRR A_s のテスト・セットアップ



図65. DCパルス応答性とオーバードライブ回復のテスト・セットアップ



図66. ゲイン・ステップ時間軸応答性のテスト・セットアップ



図67. PWUPの時間軸応答性のテスト・セットアップ





JEDEC規格MO-153-ABTに準拠

図68. 16ピンTSSOP (RE-16)

			1.5		
オ・	ーター	٠	カ	1	F.

製品モデル	温度範囲	パッケージ	パッケージ・オプション
AD8370ARE	$-40\sim+85$ °C	16ピンTSSOP、チューブ	RE-16
AD8370ARE-REEL7	$-40\sim+85{}^\circ\!{}^\circ\!{}^\circ\!{}^\circ\!{}^\circ$	16ピンTSSOP、7インチ・リール	RE-16
AD8370-EVAL		評価用ボード	