ANALOG DEVICES

ゼロ・ドリフト、単電源 レールtoレール入出力オペアンプ

AD8571/AD8572/AD8574

特長

低オフセット電圧: 1 µV 入力オフセット・ドリフト: 0.005 µV/°C レール to レールの入力振幅および出力振幅 5 V/2.7 V の単電源動作 高ゲイン: 145 dB (typ) CMRR: 140 dB (typ) PSRR: 130 dB (typ) 極めて低い入力バイアス電流: 10 pA (typ) 低電源電流: オペアンプあたり 750 µA 過負荷回復時間: 50 µs 外付けコンデンサが不要

アプリケーション

温度センサー 圧力センサー 高精度電流検出 ストレーン・ゲージ・アンプ 医療計測機器 熱電対アンプ

概要

このファミリーのアンプは極めて小さいオフセット、ドリフト、 バイアス電流を持っています。AD8571、AD8572、AD8574 は、 それぞれシングル、デュアル、クワッド・アンプであり、レー ル to レールの入力振幅と出力振幅を持っており、2.7 V~5 Vの 単電源動作を保証しています。

AD857x ファミリーは、これまで高価なオートゼロ・アンプま たはチョッパ安定化アンプでなければ提供できなかった利点を 提供します。アナログ・デバイスの回路トポロジを使って、こ れらのゼロ・ドリフト・アンプは高精度と低価格を組み合わせ ています(外付けコンデンサは不要)。AD857x ファミリーは特許 取得済みの拡散スペクトルおよびオート・ゼロ技術を採用して、 AC アプリケーションでのチョッピング機能と信号周波数の干渉 による相互変調の影響を解消します。

AD857x ファミリーのオフセット電圧およびドリフトはそれぞ れ 1 μV および 0.005 μV/Cと小さいため、誤差原因を許容でき ないアプリケーションに最適です。位置センサー、圧力センサ ー、医用機器、ストレーン・ゲージ・アンプでは、全動作温度 範囲でドリフトがほぼゼロである利点を活用できます。さらに 多くのシステムで、AD857x ファミリーの提供するレール to レ ールの入力振幅と出力振幅を必要としています。

AD857x ファミリーの仕様は、拡張工業/車載温度範囲(-40°C~+125°C)で規定されています。AD8571 シングル・アンプは、8 ピン MSOP またはナローSOIC パッケージを採用しています。 AD8572 デュアル・アンプは、8 ピン・ナローSOIC または表面実装 TSSOP パッケージを採用しています。AD8574 クワッド・アンプは、14 ピン・ナローSOIC または TSSOP パッケージを採用しています。

アナログ・デバイセズ株式会社

ピン配置



図1.8 ピン MSOP (RM サフィックス)



図2.8 ピン SOIC (R サフィックス)

AD8572 +IN A 3 V- 4 -IN A 2 TOP VIEW (Not to Scale) -IN B -IN B -	IT A 1 IN A 2 IN A 3 V- 4 AD8572 TOP VIEW (Not to Scale	8 V+ 7 OUT B 6 –IN B 5 +IN B	1104-002
---	---	---------------------------------------	----------

図3.8 ピン TSSOP (RU サフィックス)

OUT A 1	•	8 V+	
-IN A 2	AD8572	7 OUT B	
+IN A	TOP VIEW (Not to Scale)	6 –IN B	300
V- 4	(5 +IN B	1104

図4.8 ピン SOIC (R サフィックス)

+IN A 3 AD8574 12 +IN D V+ 4 TOP VIEW 11 V- +IN B 5 10 +IN C -IN B 6 9 -IN C OUT B 7 8 OUT C	-IN A 2 +IN A 3 V+ 4 +IN B 5 -IN B 6	AD8574 TOP VIEW (Not to Scale)	13 –IN D 12 +IN D 11 V– 10 +IN C 9 –IN C	
--	--	--------------------------------------	--	--

図5.14 ピン TSSOP (RU サフィックス)

OUT A 1	•	14	OUT D	
-IN A 2		13	–IN D	
+IN A 3	AD8574	12	+IN D	
V+ 4	TOP VIEW	11	V-	
+IN B 5	(Not to Scale)	10	+IN C	
–INB6		9	–IN C	
OUT B 🛛 7		8	оит с	1101

図6.14 ピン SOIC (R サフィックス)

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©**1999–2008** Analog Devices, Inc. All rights reserved.

Rev. D

本 社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03 (5402) 8200 大阪営業所/〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号 電話 06 (6350) 6868

目次

特長1
アプリケーション1
概要1
ピン配置1
改訂履歷2
仕様3
5 V 電気的特性
2.7 V 電気的特性4
絶対最大定格5
熱特性5
ESDの注意5
代表的な性能特性
機能説明14
アンプ・アーキテクチャ14
オート・ゼロ・アンプの原理14
オート・ゼロ・フェーズ15
増幅フェーズ15
高いゲイン、CMRR、PSRR16

改訂履歴

6/08—Rev. C to Rev. D

Changes to Figure 19 and Figure 20	8
Changes to Figure 44	12
Changes to Figure 38	13
Moved Figure 50 and Figure 51	14
Changes to Figure 66, Precision Current Meter Section, Lay	out, Figure
67, Equation 24, and Figure 68	21

5/07—Rev. B to Rev. C

Changes to Features	1
Changes to Table 1	3
Changes to Table 2	4
Changes to Basic Auto-Zero Amplifier Theory Section	14
Changes to Figure 50	15
Changes to Figure 55	16
Changes to Figure 66	21
Updated Outline Dimensions	22

9/06—Rev. A to Rev. B

正しいレイアウトで性能を最大化	16
1/Fノイズ特性	17
相互変調歪みをなくするランダム・オート・ゼロ補正	17
広帯域と外部抵抗ノイズについて	18
出力オーバードライブ回復機能	18
入力過電圧保護機能	18
出力位相の反転	18
容量負荷の駆動	19
パワーアップ動作	19
アプリケーション情報	20
5 V 高精度ストレーン・ゲージ	20
3 V 計装アンプ	20
高精度熱電対アンプ	21
高精度電流計	21
高精度電圧コンパレータ	21
外形寸法	22
オーダー・ガイド	23

Opdated Pormat	Universal
Changes to Table 1	3
Changes to Table 2	4
Changes to Figure 50	14
Changes to Figure 51	15
Changes to Figure 66	21
Deleted Figure 69 and SPICE Macro-Model Section	17
Deleted SPICE Macro-Model for the AD857x Section	
Updated Outline Dimensions	
Changes to Ordering Guide	23

7/03—Rev. 0 to Rev. A

Renumbered Figures	Universal
Changes to Ordering Guide	4
Change to Figure 15.	16
Updated Outline Dimensions	19

10/99—Revision 0: Initial Version

仕様

5 V 電気的特性

特に指定がない限り、 $V_S = 5 V$ 、 $V_{CM} = 2.5 V$ 、 $V_0 = 2.5 V$ 、 $T_A = 25^{\circ}C_{\circ}$

表1.

Parameter	Symbol	Conditions	Min	Tvn	Max	Unit
INPUT CHARACTERISTICS	~,			- J P		
Offset Voltage	Vos			1	5	шV
onset voltage	• 03	$-40^{\circ}C \le T_{A} \le +125^{\circ}C$		1	10	μV
Input Bias Current	Ь			10	50	nA
AD8571/AD8574	-B	$-40^{\circ}C \le T_{\star} \le +125^{\circ}C$		10	15	nA
AD8572		$-40^{\circ}C \le T_{A} \le +85^{\circ}C$		160	300	nA
1100072		$-40^{\circ}C \le T_{A} \le +125^{\circ}C$		2.5	4	nA
Input Offset Current	Ios			20	70	nA
AD8571/AD8574	103	$-40^{\circ}C \le T_{\star} \le +125^{\circ}C$		150	200	nA
AD8572		$-40^{\circ}C \le T_{A} \le +85^{\circ}C$		30	150	nA
1100072		$-40^{\circ}C \le T_{A} \le +125^{\circ}C$		150	400	nA
Input Voltage Range			0	100	5	V
Common-Mode Rejection Ratio	CMRR	$V_{\rm CM} = 0$ V to 5 V	120	140	5	dB
Common-Wode Rejection Ratio	CWIKK	$-40^{\circ}C < T_{\star} < +125^{\circ}C$	115	130		dB
Large Signal Voltage Gain ¹	A	$R_{\rm r} = 10 {\rm kO} {\rm V}_{\rm r} = 0.3 {\rm V} {\rm to} 4.7 {\rm V}$	125	145		dB
Large Signar Voltage Gam	AVO	$-40^{\circ}C < T_{\star} < +125^{\circ}C$	120	135		dB
Offset Voltage Drift		$-40^{\circ}C \le T_A \le +125^{\circ}C$	120	0.005	0.04	
	$\Delta \mathbf{v}_{OS} \Delta \mathbf{I}$	$-40 C \leq T_A \leq +123 C$		0.003	0.04	μν/ C
Output Valtage High	V	$\mathbf{P} = 100 \mathrm{kO}$ to CND	4.00	4 009		V
Output Voltage High	V OH	$R_{\rm L} = 100 \text{ k}\Omega \text{ to CND}$	4.99	4.998		v
		$R_{\rm L} = 100 \text{ km} 2 \text{ to GND} \text{ (m)} = 40 \text{ C} \text{ to } +123 \text{ C}$	4.99	4.997		v
		$R_{\rm L} = 10 \text{ k}\Omega \pm 0.000$	4.95	4.90		v
Outrust Walterer Land	N/	$R_{\rm L} = 100 {\rm km} G$ to $GND (a) = 40 {\rm C} 10 + 123 {\rm C}$	4.93	4.975	10	v
Output voltage Low	VOL	$R_{\rm L} = 100 \text{ k}\Omega \text{ to } V +$		1	10	mv
		$R_L = 100 \text{ k}\Omega \text{ to } V + (a) -40^{\circ}\text{C to } +125^{\circ}\text{C}$		2	10	mv
		$R_L = 10 \text{ k}\Omega \text{ to V}+$		10	30	mV
		$R_L = 10 \text{ k}\Omega \text{ to } V + @ -40^{\circ}C \text{ to } +125^{\circ}C$		15	30	mV
Short-Circuit Limit	I _{SC}		±25	± 50		mA
		-40°C to +125°C		± 40		mA
Output Current	Io			±30		mA
		-40°C to +125°C		±15		mA
POWER SUPPLY						
Power Supply Rejection Ratio	PSRR	$V_{\rm S} = 2.7 \text{ V}$ to 5.5 V	120	130		dB
		$-40^{\circ}C \leq T_A \leq +125^{\circ}C$	115	130		dB
Supply Current per Amplifier	I _{SY}	$V_0 = 0 V$		850	975	μΑ
		$-40^\circ C \le T_A \le +125^\circ C$		1000	1075	μΑ
DYNAMIC PERFORMANCE						
Slew Rate	SR	$R_L = 10 \text{ k}\Omega$		0.4		V/µs
Overload Recovery Time				0.05	0.3	ms
Gain Bandwidth Product	GBP			1.5		MHz
NOISE PERFORMANCE						
Voltage Noise	e _n p-p	0 Hz to 10 Hz		1.3		μV p-p
		0 Hz to 1 Hz		0.41		μV p-p
Voltage Noise Density	en	f = 1 kHz		51		nV/√Hz
Current Noise Density	in	f = 10 Hz		2		fA/√Hz

¹ゲイン・テストはテスト帯域幅に依存します。

2.7 V 電気的特性

特に指定がない限り、 $V_S = 2.7 V$ 、 $V_{CM} = 1.35 V$ 、 $V_O = 1.35 V$ 、 $T_A = 25^{\circ}C_{\circ}$

表2.

Parameter	Symbol	Conditions	Min	Тур	Max	Unit
INPUT CHARACTERISTICS				-		
Offset Voltage	Vos			1	5	μV
		$-40^\circ C \leq T_A \leq +125^\circ C$			10	μV
Input Bias Current	IB			10	50	pА
AD8571/AD8574		$-40^\circ C \leq T_A \leq +125^\circ C$		1.0	1.5	nA
AD8572		$-40^\circ C \le T_A \le +85^\circ C$		160	300	pA
		$-40^\circ\mathrm{C} \leq T_A \leq +125^\circ\mathrm{C}$		2.5	4	nA
Input Offset Current	Ios			10	50	pA
AD8571/AD8574		$-40^\circ C \leq T_A \leq +125^\circ C$		150	200	pA
AD8572		$-40^\circ C \le T_A \le +85^\circ C$		30	150	pA
		$-40^\circ C \leq T_A \leq +125^\circ C$		150	400	pA
Input Voltage Range			0		2.7	v
Common-Mode Rejection Ratio	CMRR	$V_{CM} = 0 V$ to 2.7 V	115	130		dB
,		$-40^{\circ}C \le T_A \le +125^{\circ}C$	110	130		dB
Large Signal Voltage Gain ¹	A _{VO}	$R_{\rm L} = 10 \text{ k}\Omega$, $V_{\rm O} = 0.3 \text{ V}$ to 2.4 V	110	140		dB
		$-40^{\circ}C \le T_A \le +125^{\circ}C$	105	130		dB
Offset Voltage Drift	$\Delta V_{OS} / \Delta T$	$-40^{\circ}C \le T_A \le +125^{\circ}C$		0.005	0.04	µV/°C
OUTPUT CHARACTERISTICS						_ ·
Output Voltage High	V _{OH}	$R_L = 100 \text{ k}\Omega$ to GND	2.685	2.697		V
		$R_L = 100 \text{ k}\Omega$ to GND (a) -40° C to $+125^{\circ}$ C	2.685	2.696		V
		$R_L = 10 \text{ k}\Omega \text{ to GND}$	2.67	2.68		v
		$R_L = 10 \text{ k}\Omega$ to GND @ -40°C to +125°C	2.67	2.675		v
Output Voltage Low	V _{OL}	$R_L = 100 \text{ k}\Omega \text{ to V}+$		1	10	mV
		$R_L = 100 \text{ k}\Omega$ to V+ @ -40°C to +125°C		2	10	mV
		$R_L = 10 \text{ k}\Omega \text{ to } V+$		10	20	mV
		$R_{L} = 10 \text{ k}\Omega \text{ to } V + @ -40^{\circ}C \text{ to } +125^{\circ}C$		15	20	mV
Short-Circuit Limit	I _{SC}		± 10	±15		mA
		-40°C to +125°C		±10		mA
Output Current	Io			±10		mA
		-40°C to +125°C		± 5		mA
POWER SUPPLY						
Power Supply Rejection Ratio	PSRR	$V_{\rm S} = 2.7 \text{ V}$ to 5.5 V	120	130		dB
		$-40^\circ C \leq T_A \leq +125^\circ C$	115	130		dB
Supply Current per Amplifier	I _{SY}	$V_0 = 0 V$		750	900	μΑ
		$-40^\circ C \leq T_A \leq +125^\circ C$		950	1000	μΑ
DYNAMIC PERFORMANCE						
Slew Rate	SR	$R_L = 10 \text{ k}\Omega$		0.5		V/µs
Overload Recovery Time				0.05		ms
Gain Bandwidth Product	GBP			1		MHz
NOISE PERFORMANCE						
Voltage Noise	e _n p-p	0 Hz to 10 Hz		2.0		μV p-p
Voltage Noise Density	en	f=1 kHz		94		nV/√Hz
Current Noise Density	in	f = 10 Hz		2		fA/√Hz

¹ゲイン・テストはテスト帯域幅に依存します。

絶対最大定格

表3.

Parameter	Rating	
Supply Voltage	6 V	
Input Voltage	GND to V_{s} + 0.3 V	
Differential Input Voltage ¹	±5.0 V	
ESD (Human Body Model)	2000 V	
Output Short-Circuit Duration to GND	Indefinite	
Storage Temperature Range	-65°C to +150°C	
Operating Temperature Range	-40°C to +125°C	
Junction Temperature Range	-65°C to +150°C	
Lead Temperature (Soldering, 60 sec)	300°C	

¹ 差動入力電圧は±5.0 V または電源電圧のいずれか小さい方に制限されます。

AD8571/AD8572/AD8574

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。

熱特性

表4.熱抵抗

Package Type	θ_{JA}	θ_{JC}	Unit
8-Lead SOIC (R)	158	43	°C/W
8-Lead MSOP (RM)	190	44	°C/W
8-Lead TSSOP (RU)	240	43	°C/W
14-Lead SOIC (R)	120	36	°C/W
14-Lead TSSOP (RU)	180	36	°C/W

ESD の注意



ESD(静電放電)の影響を受けやすいデバイ スです。電荷を帯びたデバイスや回路ボード は、検知されないまま放電することがありま す。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが 高エネルギーの静電放電を被った場合、損傷 を生じる可能性があります。したがって、性 能劣化や機能低下を防止するため、ESDに対 する適切な予防措置を講じることをお勧めし ます。



代表的な性能特性

図9.入力バイアス電流対同相モード電圧



図10.入力オフセット電圧の分布







図12.電源レールまで近づく出力電圧対負荷電流









図15.電源電流の温度特性



図16.アンプあたりの電源電流対電源電圧



図17.オープン・ループ・ゲインおよび位相シフトの周波数特性



図18.オープン・ループ・ゲインおよび位相シフトの周波数特性

10

 $A_V = 1$

1M

01104-022



図19.クローズド・ループ・ゲインの周波数特性







図21.出力インピーダンスの周波数特性

1k

300

OUTPUT IMPEDANCE (Ω)



FREQUENCY (Hz)

100k

10k



図23.大信号過渡応答



図24.大信号過渡応答



図25.小信号過渡応答



図26.小信号過渡応答















図30.負の過電圧回復時間



図31.位相反転なし



















図36.最大出力振幅の周波数特性



図37.最大出力振幅の周波数特性



図38.0.1~10 Hz でのノイズ



図39.0.1~10 Hz でのノイズ



364









図42.電圧ノイズ密度、0 Hz~2.5 kHz





図47.出力短絡電流の温度特性



図49.電源レールまで近づく出力電圧の温度特性



図48.電源レールまで近づく出力電圧の温度特性

機能説明

AD8571/AD8572/AD8574 は、ランダム周波数オート・ゼロ安定 化技術を使い高精度を実現した CMOS アンプです。AD857x は、 自動補正回路の採用により広い温度範囲で低オフセット電圧を 維持し、ランダム化オート・ゼロ・クロック技術により、アン プ出力での相互変調歪み(IMD)誤差をなくしています。

AD857x は 2.7 V と低い単電源で動作することができます。 AD857x のオフセット電圧は 1µV と極めて小さく、かつ IMD 積 が存在しないため、出力電圧誤差が大きくなる危険性なしに高 いゲインを容易に設定することができます。このため、DC 精度 と AC 信号の低歪みを必要とするアプリケーションに最適なア ンプになっています。5 nV/℃と極めて小さい温度ドリフトによ り、-40℃~+125℃の温度範囲で最小のオフセット電圧誤差を保 証します。これらの機能の組み合わせにより、AD857x は多様な 高感度計測アプリケーションと車載アプリケーションに対する 優れた選択肢になっています。

アンプ・アーキテクチャ

各 AD857x オペアンプは、メイン・アンプとメイン・アンプの オフセット電圧の補正に使われるセカンダリ・アンプの2つのア ンプから構成されています。両アンプともレール to レールの入 カステージから構成されているため、両電源レールに到達する 入力同相モード電圧範囲が可能です。入力ステージは、NMOS 差動対とこれと並行動作する並列 PMOS 差動対から構成されて います。差動入力ステージからの出力は、もう1つのゲイン・ス テージに接続され、このゲイン・ステージの出力がレール to レ ールの出力ステージの駆動に使用されます。

アンプのこの広い電圧振幅は、2 個の出力トランジスタをコモ ン・ソース構成で使用することにより実現されています。出力電 圧範囲は、これらのトランジスタのドレイン-ソース間抵抗に より制限されます。アンプの出力電流を大きくすると、これら のトランジスタにあるオン抵抗(R_{DS})のために、電圧降下が大き くなります。簡単に言えば、出力電流が大きくなると、出力電 圧の振幅は出力電流が小さいときと同じようにレールまで近づ きません。これは、すべてのレール to レール出力アンプの特性 です。図 12 と図 13に、与えられた出力電流に対して、出力電 圧が電源レールに近づく様子を示します。AD857x の出力は、 約 50 mA の電流までに短絡保護されています。

AD857x アンプは、2 kΩ 負荷で 120 dB 以上のオープン・ルー プ・ゲインを発生する優れたゲイン特性を持っています。出力 トランジスタはコモン・ソース構成であるため、出力ステージ のゲイン、したがってアンプのオープン・ループ・ゲインは、 負荷抵抗に依存します。負荷抵抗が小さいほどオープン・ルー プ・ゲインが小さくなります。これは、レール to レール出力ア ンプのもう1つの特性です。

オート・ゼロ・アンプの原理

自動補正アンプは新しい技術ではありません。15 年以上前から さまざまな IC が存在し、いくつかの改善が行われています。 AD857x デザインでは旧バージョンに多くの性能改善を行うと同 時に、デバイス・コストの大幅な削減も行っています。このセ クションでは、AD857x が極めて低いオフセット電圧と高いオ ープン・ループ・ゲインを提供できる方法について簡単に説明 します。

アンプ・アーキテクチャのセクションに記載するように、各 AD857x オペアンプは2個のアンプを内蔵しています。一方はプ ライマリ・アンプとして使われ、他方は自動補正アンプ(ヌル・ アンプ)として使われています。各アンプは、非反転入力と直列 な DC 電圧源としてモデル化できる対応する入力オフセット電 圧を持っています。図 50と図 51では、これらは Vosa と Vose で 表示されています。ここで、A はヌル・アンプを、B はプライ マリ・アンプを、それぞれ表します。各アンプの+IN 入力と-IN 入力のオープン・ループ・ゲインは Axで表します。また、両ア ンプは対応するオープン・ループ・ゲイン Bxを持つ 3 つ目の電 圧入力も持っています。







図51.アンプの出力フェーズ

アンプの 2 つのスイッチの動作で指定されるオート・ゼロ・フ ェーズと増幅フェーズの 2 つの動作モードがあります。

オート・ゼロ・フェーズ

このフェーズでは、すべての ΦA_X スイッチが閉じ、すべての ΦB スイッチが開きます。ここで、ヌル・アンプの 2 つの入力を 短絡させてヌル・アンプをゲイン・ループから除きます。もち ろん、ある程度のオフセット電圧が存在し、これを Vosaで表し ます。これはヌル・アンプに固有であり、+IN 入力と-IN 入力の 間の電位差を維持しています。ヌル・アンプ帰還ループが ΦA_2 で閉じられると、Vosa がヌル・アンプ出力と AD857x の内部コンデンサ C_{M1} に現れます。数学的には、これを時間領域で次の ように表すことができます。

$$V_{OA}[t] = A_A V_{OSA}[t] - B_A V_{OA}[t]$$
⁽¹⁾

これは次のように表すことができます。

$$V_{OA}[t] = \frac{A_A V_{OSA}[t]}{1 + B_A}$$
(2)

前の式は、ヌル・アンプのオフセット電圧とゲイン・ファクタ の積がヌル・アンプ出力に現れ、したがって C_{MI} コンデンサに も現れることを示しています。

増幅フェーズ

 ΦB スイッチが閉じて、増幅フェーズのために ΦA_X スイッチが 開くと、オフセット電圧が CM1 上に残るため、実質的にヌル・ アンプのすべての誤差が補正されます。C_{M1} の電圧は V_{NA} で表 されます。プライマリ・アンプの 2 つの入力間の電位差は、V_{IN} すなわち V_{IN} = (V_{IN+} - V_{IN-})で表されます。したがって、ヌル・ アンプ出力は次のように表すことができます。

$$V_{OA}[t] = A_A(V_{IN}[t] - V_{OSA}[t]) - B_A V_{NA}[t]$$
(3)

 ΦA_X が開くために C_{MI} が放電できないので、現時点(t)での電圧 (V_{NA}) は ΦA_X が閉じたときのヌルアンプ出力の電圧 (V_{OA}) に一致します。自動補正スイッチング周波数の周期を T_s で表すと、アンプは $0.5 \times T_s$ ごとに 2 つのフェーズ間で切り替わります。このため、増幅フェーズでは、

$$V_{NA}[t] = V_{NA}\left[t - \frac{1}{2}T_S\right]$$
(4)

式4と式2を式3に代入すると、

$$V_{OA}[t] = A_A V_{IN}[t] + A_A V_{OSA}[t] - \frac{A_A B_A V_{OSA} \left[t - \frac{1}{2} T_S \right]}{1 + B_A}$$
(5)

簡単のために、自動補正頻度が VosA または VosB の電位変化に 比べて高いと仮定することができます。オフセット電圧の変化 は温度変動または長時間変化の関数であり、両者は AD857x の オート・ゼロ・クロック周波数よりかなり低速であるため、実 質的に Vos は時間不変と見なすことができるので、式 5 は次の ように書き換えることができます。

$$V_{OA}[t] = A_A V_{IN}[t] + \frac{A_A (1 + B_A) V_{OSA} - A_A B_A V_{OSA}}{1 + B_A}$$
(6)

または

$$V_{OA}[t] = A_A \left(V_{IN}[t] + \frac{V_{OSA}}{1 + B_A} \right)$$

$$\tag{7}$$

ここで、オート・ゼロ機能が明確になります。Vos 項が 1/(1 + B_A)に小さくなることに注意してください。これは、プライマ リ・アンプを補正する前でも、ヌル・アンプが大幅に自分のオ フセット電圧誤差を小さくする方法を示しています。このよう にして、プライマリ・アンプ出力電圧が AD857x アンプ出力の電 圧になります。これは次のように表されます。

$$V_{OUT}[t] = A_B(V_{IN}[t] + V_{OSB}) + B_B V_{NB}$$

$$\tag{8}$$

増幅フェーズでは、 $V_{OA} = V_{NB}$ であるため、次のように書き換えることができます。

$$V_{OUT}[t] = A_B V_{IN}[t] + A_B V_{OSB} + B_B \left[A_A \left(V_{IN}[t] + \frac{V_{OSA}}{1 + B_A} \right) \right]$$
(9)

項をまとめると、

$$V_{OUT}[t] = V_{IN}[t] (A_B + A_A B_B) + \frac{A_A B_B V_{OSA}}{1 + B_A} + A_B V_{OSB}$$
(10)

AD857xアーキテクチャは、 $A_A = A_B$ 、 $B_A = B_B$ 、かつ $B_A >> 1$ の 方法で最適化されます。さらに、ゲイン積 $A_A B_B$ は A_B より遥か に大きくなります。このため、式 10 は次のように簡単になりま す。

$$V_{OUT}[t] = V_{IN}[t]A_AB_A + A_A(V_{OSA} + V_{OSB})$$

$$\tag{11}$$

最も明確なのは、プライマリ・アンプとヌル・アンプのゲイン積 です。この A_AB_A 項そのものが、AD857x に極めて高いオープ ン・ループ・ゲインを与えています。 V_{OSA} および V_{OSB} とアンプ 全体の全実効入力オフセット電圧との関係を理解するために、次 のアンプの一般式を使います。

$$V_{OUT} = k \times (V_{IN} + V_{OS, EFF}) \tag{12}$$

ここで、

kはアンプのオープン・ループ・ゲイン。

Vos, EFF はその実効オフセット電圧。

式12を式11の形式にすると、

$$V_{OUT}[t] = V_{IN}[t]A_AB_A + V_{OS, EFF}A_AB_A$$
(13)

したがって、

$$V_{OS,EFF} \approx \frac{V_{OSA} + V_{OSB}}{B_A}$$
(14)

このように、プライマリ・アンプとヌル・アンプのオフセット 電圧は 1/ B_Aになり、数ミリボルトの入力オフセット電圧(typ)か らマイクロボルト未満の実効入力オフセット電圧にへ削減されま す。この自動補正方式により、AD857x ファミリーのアンプは極 めて高精度になります。

高いゲイン、CMRR、PSRR

同相モードと電源除去比は、入力同相モード電圧または電源電 圧の変化によりアンプに発生するオフセット電圧の大きさを表し ます。増幅フェーズのセクションで説明したように、AD857xの 自動補正アーキテクチャにより、実質的にオフセット電圧が小 さくされます。また、この技術は同相モード電圧振幅と電源の 変動により発生するオフセット誤差も補正します。これにより、 130 dBを超える優れた CMRR と PSRR の値が得られます。自動 補正は連続的に行われるため、これらの値はデバイスの全温度 範囲(-40℃~+125℃)で維持することができます。

正しいレイアウトで性能を最大化

AD857x の極めて高い入力インピーダンスと低オフセット電圧 の最大性能を実現するためには、回路ボードのレイアウトで注 意が必要です。PCB 表面をクリーンにして、隣接パターン間で のリーク電流をなくするために湿気をなくす必要があります。 回路ボードの表面コーティングを行うと、表面の湿気が少なく なり、湿度バリアが構成されて、ボード上の寄生抵抗が少なくな ります。アンプ入力の周囲にガード・リングを設けると、さら にリーク電流が減ります。図 52に、ガード・リングの構成方法 を、図 53に、表面実装レイアウトの上面図を、それぞれ示しま す。ガード・リングは特定の幅にする必要はありませんが、両 入力の周囲で連続ループを構成する必要があります。ガード・ リング電圧を非反転入力の電圧に一致させると、寄生容量も小 さくなります。リーク電流をさらに小さくするときは、Teflon® スタンドオフ・インシュレータを使って部品を PCB に実装する ことができます。







図53.ガード・リングを使った AD8572 SOIC レイアウトの上面図

その他のオフセット誤差原因としては、回路ボード上の熱電電 圧があります。この電圧はジーベック電圧とも呼ばれ、2 つの 異種メタルの接点で発生し、接点温度に比例します。回路ボー ド上の最も一般的なメタル接点はハンダーボード・パターン間 とハンダー部品端子間の接点です。図 54に、熱電対誤差電圧の断 面図を示します。一端の部品の PCB 温度(T_{A1})が他端(T_{A2})の温度 と異なる場合、ジーベック電圧が一致しないため、熱電対誤差 が発生します。

ダミー部品を使って熱電対誤差電圧を一致させると、この熱電 対誤差を小さくすることができます。ダミー部品をその相手の できるだけ近くに配置して、両ジーベック電圧を一致させて、 熱電対誤差を相殺させます。回路ボード上の周囲温度を一定に維 持すると、さらにこの誤差を小さくすることができます。グラ ウンド・プレーンを使用すると、ボードへの熱の放散に役立ち、 EMIノイズの混入も減らすことができます。



図54.ジーベック電圧の不一致により発生する熱電対電圧誤差



図55.ダミー部品を使用した熱電対電圧誤差の相殺

1/F ノイズ特性

オート・ゼロ・アンプのもう 1 つの利点は、フリッカ・ノイズ を相殺する機能です。フリッカ・ノイズは 1/fノイズとも呼ばれ、 半導体デバイスの物理に固有なノイズで、周波数が 1 オクター ブ低下するごとに 3 dB 増えます。アンプの 1/f コーナー周波数 とは、フリッカ・ノイズがアンプの広帯域幅ノイズに等しくな る周波数です。低い周波数でフリッカ・ノイズが支配的になり、 1 ヘルツより低い周波数で、または高精度 DC アプリケーション で大きな誤差を発生させます。

AD857x アンプは自己補正オペアンプであるため、低い周波数 で大きくなるフリッカ・ノイズがありません。本質的に、低周 波ノイズはゆっくり変化するオフセット誤差として扱われ、自 動補正により大幅に削減されます。補正は、ノイズ周波数が DCに近づくほど効果的になり、周波数の低下とともに指数的に ノイズが増加する傾向を相殺します。このために、1/f ノイズに 敏感な標準の低ノイズ・アンプに比べて、DC 近くで AD857x が ノイズを削減できるようになります。

相互変調歪みをなくするランダム・オート・ゼロ 補正

AD857x は、1 MHz までのゲインに対して従来型オペアンプと して使うことができます。デバイスのオート・ゼロ補正周波数 は、2 kHz~4 kHz で均一な分布を持つ疑似ランダム・ジェネレ ータに基づいて連続的に変化します。自動補正クロックのラン ダム化により、アンプ出力でシンプルな広帯域幅ノイズとして 現れる IMD 積の連続的なランダム化が発生します。この広帯域 幅ノイズが 2 乗和平均と同じ方法で自然にアンプ電圧ノイズと組 み合わさって、IMD のない出力が得られます。図 56 に、アン プをユニティ・ゲインに設定し、入力をグラウンドに接続した AD8572 のスペクトル出力を示します。図 57に、アンプのゲイ ンを 60 dB としてスペクトル出力を示します。



図56.ユニティ・ゲイン設定の AD8572 出力のスペクトル解析



図57.ゲイン 60 dB を持つ AD857x の出力のスペクトル解析

図 58 に、高ゲイン(60 dB)に設定した AD8572 に 1 mV 信号を入 力したときのスペクトル出力を示します。スペクトル内に IMD 積が存在しないことに注意してください。出力信号の信号対ノ イズ比(SNR)は、60 dB すなわち 0.1%より優れています。



図58. AD8572 を高ゲインに設定して入力信号を与えたときの スペクトル解析

広帯域と外部抵抗ノイズについて

アンプの総合広帯域幅ノイズ出力は基本的に、アンプの入力電圧 ノイズ、アンプの入力電流ノイズ、アンプの周囲で使われてい る外部抵抗のジョンソン・ノイズの3つのタイプのノイズの関 数になっています。入力電圧ノイズ enは厳密に、使用している アンプの関数です。抵抗のジョンソン・ノイズは、抵抗と温度 の関数です。入力電流ノイズ inは、アンプの周囲で使用してい る抵抗に比例する等価電圧ノイズです。これらのノイズ・ソー スは互いに相関がなく、これらの総合ノイズは2乗和平均の方 法で合算されます。全体の式は次のように表されます。

 $e_{n_{1}TOTAL} = [e_{n}^{2} + 4kTr_{s} + (i_{n}r_{s})^{2}]^{1/2}$

(15)

ここで、 e_n はアンプの入力電圧ノイズ。 i_n はアンプの入力電流ノイズ。 r_s は非反転端子に接続されたソース抵抗。 kはボルツマン定数(1.38 × 10⁻²³ J/K)。 Tは、絶対温度で表した周囲温度(T = 273.15 + $^{\circ}$ C)。

AD857x の入力電圧ノイズ密度 e_n は 51 nV//Hz で、入力ノイズ i_n は 2 fA//Hz。en, TOTAL は、ソース抵抗が 172 kΩ より小さい場合、 入力電圧ノイズにより支配されます。ソース抵抗が 172 kΩ より 大きい場合、システムの全体ノイズは、抵抗自体のジョンソ ン・ノイズにより支配されます。

AD857x の入力電流ノイズは非常に小さいため、 i_n は $r_s > 4$ GQ でないかぎり支配的な項になりません。この 4 GQ はソース抵抗の非現実的な値です。

総合ノイズ en, TOTAL は、単位 volts-per-square-root Hertz で表され、ある帯域幅での等価 rms ノイズは次のように表されます。

 $e_n = en, TOTAL \times \sqrt{BW}$

(16)

ここで、BW はヘルツで表した注目する帯域幅。

出力オーバードライブ回復機能

AD857x アンプは、いずれかの電源レールからわずか 200 µs で 回復する優れたオーバードライブ回復機能を持っています。こ の特性は、誤差補正してメイン・アンプを有効な出力に戻すた めにヌル・アンプが多くの時間を要するため、自動補正アンプ にとっては難しい特性です。図 29と図 30に、AD857x の正と負 のオーバードライブ回復時間を示します。 自動補正アンプの出力オーバードライブ回復機能は、出力が過 負荷状態から最終電圧へ補正されるのに要する時間として定義 されます。この時間は、アンプを高ゲインに設定し、出力電圧 を電源レールまで駆動する入力信号を与えて測定されます。そ の後、入力電圧をアンプのリニア領域(通常は電源の中点)まで 低下させます。入力信号の低下から出力が最終値から100 µV以 内に安定するまでの時間がオーバードライブ回復時間です。多 くの自動補正アンプは多くのオート・ゼロ・クロック・サイク ルを要して出力オーバードライブから回復し、出力が安定する までに数ミリセカンドを要するものもあります。

入力過電圧保護機能

AD857x はレール to レール入力アンプですが、各入力の間の電 位差が 5 V を超えないように注意する必要があります。通常の 動作状態では、アンプは 2 つの入力が同電圧になるように出力 を補正します。ただし、デバイスをコンパレータとして構成す る場合、またはある異常動作状態の場合、各入力電圧が異なる電 位に強制されることがあります。これにより、過電圧から入力ス テージを保護するために AD857x 内部にあるダイオードを通し て過大な電流が流れることがあります。

いずれかの入力が電源レールより 0.3 V 以上高くなると、大き な電流がアンプ内の ESD 保護ダイオードを流れます。これらの ダイオードは、静電放電に対して入力トランジスタを保護する ために入力と各電源レールとの間に接続されており、通常は逆 バイアスされていまが、入力電圧が電源電圧を超えると、これ らの ESD ダイオードは順方向にバイアスされます。電流制限が ない場合、大きな電流がこれらのダイオードを流れて、デバイ スの永久的な損傷が発生します。入力に過電圧が加えられる場 合、適切な直列抵抗を挿入して、ダイオード電流を 2 mA 以下 に制限する必要があります。

出力位相の反転

出力位相の反転は、入力同相モード電圧が範囲を超えるとある 種のアンプで発生します。同相モード電圧が同相モード範囲外 になると、これらのアンプの出力は電源レールの反対側に突然 ジャンプします。これは差動入力対が停止することに起因して、 出力に誤動作を発生させる内部電圧の急激なシフトが生ずるた めです。

AD857x アンプは、両入力が電源電圧以内に維持されている限 り、出力位相の反転が発生しないように注意深くデザインされ ています。一方または両方の入力がいずれかの電源電圧を超え ることがある場合は、抵抗を入力に直列に接続して、電流を 2 mA 未満に制限して、出力の位相が反転しないようにしてくだ さい。

容量負荷の駆動

AD857x は優れた容量負荷駆動能力を持つため、5 V 単電源で最 大 10 nF までを安全に駆動することができます。デバイスは安 定ですが、容量負荷がアンプの帯域幅を制限します。容量負荷 は、出力でのオーバーシュートとリンギングも大きくします。 図 59に示す RC スナバ回路を使うと、容量負荷でのリンギングと オーバーシュートを小さくすることができます。



図59.容量負荷駆動のスナバ回路構成

スナバ回路は負荷容量によるアンプ帯域幅の損失を回復しませんが、この回路を使うと、アンプが駆動できる容量を大きくすることができると同時に、オーバーシュートとリンギングを小さく維持します。図 60に、1 nF のコンデンサを駆動する AD857x の出力をスナバ回路ありの場合となしの場合について示します。



図60.スナバ回路の使用によりオーバーシュートとリンギングを大 幅に削減

抵抗とコンデンサの最適値は、負荷容量の関数であり、実際の C_Lには漂遊容量が含まれて公称容量負荷から大きく異なるので、 実験的に求めます。表 5に、開始点として使用できるスナバ回 路値を示します。

表5.容量負荷駆動のスナバ回路値

C _L (nF)	R x (Ω)	Сх	
1	200	1 nF	
4.7	60	0.47 µF	
10	20	10 µF	

パワーアップ動作

パワーアップ時、AD857x は 5 µs 以内に有効出力に安定します。 図 61にアンプ出力と電源電圧のオシロスコープ写真を、図 62に テスト回路を、それぞれ示します。アンプをユニティ・ゲイン に設定すると、デバイスは最終出力電圧に安定するのに約 5 µs を要します。これは、他の多くの自動補正アンプと比較して数 百マイクロセカンド高速です。



図61.パワーアップ時の AD857x 出力の動作



図62.AD857x パワーアップ時間のテスト回路

アプリケーション情報

5 V 高精度ストレーン・ゲージ

AD8572 は極めて低いオフセット電圧を持っているため、重量計 やストレーン・ゲージのような高ゲインで高精度を必要とする アプリケーションに対して最適なアンプです。図 63に、単電源 の高精度ストレーン・ゲージ計測システムの構成を示します。

REF192 は、A2 に 2.5 V の高精度リファレンス電圧を供給しま す。A2 アンプはこの電圧を増幅して、ストレーン・ゲージ抵抗 ブリッジの上側に対して 4.0 V のリファレンス電圧を供給します。 Q1 は、350 Ω ブリッジ回路の駆動電流を供給します。A1 を使っ てブリッジ出力を増幅し、フルスケール出力電圧は次式で与え られます。

$$\frac{2 \times (RI + R2)}{R_B} \tag{17}$$

ここで、R_Bは負荷セルの抵抗。

図 63に示す値を使うと、出力電圧はストレーンなしの 0 V から フル・ストレーンの 4 V まで連続的に変化します。



図63.5 V高精度ストレーン・ゲージ・アンプ

3V計装アンプ

AD857x ファミリーは高い同相モード除去比、高いオープン・ ループ・ゲイン、3 V までの低い動作電源電圧を持っため、デ ィスクリート単電源計装アンプの優れたオペアンプ選択肢です。 AD857x の同相モード除去比は 120 dB を超えますが、システム の CMRR も外付け抵抗偏差の関数になっています。 図 64に示す ディファレンス・アンプのゲインは次のようになります。

$$V_{OUT} = V I \left(\frac{R4}{R3 + R4} \right) \left(1 + \frac{RI}{R2} \right) - V 2 \left(\frac{R2}{RI} \right)$$
(18)



図64.AD857x をディファレンス・アンプとして使用

理想ディファレンス・アンプでは、抵抗比を次のように設定し ます。

$$A_V = \frac{R2}{RI} = \frac{R4}{R3} \tag{19}$$

システムの出力電圧を次のように設定します。

 $V_{OUT} = A_V (V1 - V2)$

(20)

部品偏差が有限であるため、4本の抵抗の間の比が精確に等し くないので、不一致によりシステムの同相モード除去比が低下 します。図 64から、この同相モード除去比は次のように表すこ とができます。

$$CMRR = \frac{RIR4 + 2R2R4 + R2R3}{2RIR4 - 2R2R3}$$
(21)

図 65に示す 3 個のオペアンプを使用する計装アンプ構成では、 出力ディファレンス・アンプはユニティ・ゲインに設定され、4 本のすべての抵抗値は一致しています。回路で使用される抵抗 偏差をδで表すと、計装アンプのワーストケース CMRR は、次 式で表されます。



図65.ディスクリート計装アンプ構成

したがって、1% 偏差の抵抗を使うと、ワーストケース・システム CMRR は 0.02 すなわち 34 dB になります。高い同相モード除去比を実現するためには、図 65 に示すように、高精度抵抗または追加トリミング抵抗を使う必要があります。このトリミング抵抗値は、R 値とその偏差の積に一致する必要があります。たとえば、1% 偏差の 10 kΩ 抵抗を使うときは、直列トリミング抵抗を 100 Ω にする必要があります。

高精度熱電対アンプ

図 66 に、冷接点補償を持つ K タイプ熱電対アンプ構成を示し ます。AD8571 は、5 V 電源からでも、0°C~500°C で 0.02°C よ り優れた分解能を実現する十分な高精度を提供します。D1 は温 度測定デバイスとして使い、熱電対の冷接点誤差を補正するた め、2 つの終端接点のできるだけ近くに配置する必要がありま す。熱電対測定端を 0°C のアイス・バスに浸し、出力が 0 V に なるように R6 を調節します。

図 66に示す値を使うと、出力電圧は 10 mV/° で温度に追従します。温度計測範囲を広くする場合には、 $R9 を 62 \text{ k}\Omega$ に減らすことができます。これにより出力は 5 mV/° の変化となり、 1000° C までの計測が可能になります。



図66.冷接点補償を持つ高精度Kタイプ熱電対アンプ

高精度電流計

AD857x ファミリーは、単電源で低い入力バイアス電流と小さい オフセット電圧を持つため、高精度電流モニター用の優れたア ンプになっています。アンプはレール to レール入力を持つため、 ハイサイドまたはローサイドの電流モニターとして使うことが できます。AD8572 の両アンプを使うと、負荷の電流供給とリ ターン・パスのモニター、すなわち故障検出のシンプルな方法 が得られます。

図 67 に、ハイサイド電流モニター構成を示します。ここでは、 アンプの入力同相モード電圧は正の電源電圧またはその近くに あります。アンプのレール to レール入力は、入力同相モード電 圧が電源電圧である場合でも、高精度の測定を可能にします。 CMOS 入力構造には入力バイアス電流が流れないため、最小の 計測誤差が保証されます。

0.1 Ωの抵抗により AD857x の非反転入力に電圧降下が発生しま す。アンプ出力はこの電圧が反転入力に現れるまで補正され、 これにより R1 に電流が流れ、R2 にも流れます。モニター出力 は次式で表されます。

Monitor Output =
$$R2 \times (R_{SENSE}/R1) \times I_L$$
 (23)

図 67に示す部品を使うと、モニター出力の伝達関数は 2.49 V/A になります。



図67.ハイサイド負荷電流モニター

図 68 に、同等のローサイド・モニターを示します。この回路では、AD8572 への入力同相モード電圧はグラウンド付近にあります。この場合も、0.1 Ωの抵抗により、リターン電流に比例する電圧降下が得られます。出力電圧は次式で表されます。

$$Monitor Output = V_{+} - \left(\frac{R2}{R1} \times R_{SENSE} \times I_{L}\right)$$
(24)

図 68に示す部品を使うと、モニター出力の伝達関数は V+-2.49 V/A になります。



図68.ローサイド負荷電流モニター

高精度電圧コンパレータ

AD857x をオープン・ループで動作させて高精度コンパレータ として使用することができます。AD857x をこの構成で動作さ せると、50 µV 以下のオフセット電圧を持ちます。オフセット 電圧のこの僅かな増加は、クローズド・ループ構成で最小オフ セットを持つ自動補正アーキテクチャ動作すなわち負帰還が原 因になって発生します。デバイスは 50 mV のオーバードライブ で、伝搬遅延は立ち上がりエッジでは 15 µs に、立ち下がりエ ッジでは 8 µs に、それぞれなります。

デバイスの最大差動電圧を超えないように注意する必要があり ます。詳細については、入力過電圧保護機能のセクションを参 照してください。

外形寸法



60606-4



、 寸法:mm (インチ)

オーダー・ガイド

Model	Temperature Range	Package Description	Package Option	Branding
AD8571AR	-40°C to +125°C	8-Lead SOIC_N	R-8	
AD8571AR-REEL	-40°C to +125°C	8-Lead SOIC_N	R-8	
AD8571AR-REEL7	-40°C to +125°C	8-Lead SOIC_N	R-8	
AD8571ARZ ¹	-40°C to +125°C	8-Lead SOIC_N	R-8	
AD8571ARZ-REEL ¹	-40°C to +125°C	8-Lead SOIC_N	R-8	
AD8571ARZ-REEL7 ¹	-40°C to +125°C	8-Lead SOIC_N	R-8	
AD8571ARM-R2	-40°C to +125°C	8-Lead MSOP	RM-8	AJA
AD8571ARM-REEL	-40°C to +125°C	8-Lead MSOP	RM-8	AJA
AD8571ARMZ-R2 ¹	-40°C to +125°C	8-Lead MSOP	RM-8	AJA#
AD8571ARMZ-REEL ¹	-40°C to +125°C	8-Lead MSOP	RM-8	AJA#
AD8572AR	-40°C to +125°C	8-Lead SOIC_N	R-8	
AD8572AR-REEL	-40°C to +125°C	8-Lead SOIC_N	R-8	
AD8572AR-REEL7	-40°C to +125°C	8-Lead SOIC_N	R-8	
AD8572ARZ ¹	-40°C to +125°C	8-Lead SOIC_N	R-8	
AD8572ARZ-REEL ¹	-40°C to +125°C	8-Lead SOIC_N	R-8	
AD8572ARZ-REEL7 ¹	-40°C to +125°C	8-Lead SOIC_N	R-8	
AD8572ARU	-40°C to +125°C	8-Lead TSSOP	RU-8	
AD8572ARU-REEL	-40°C to +125°C	8-Lead TSSOP	RU-8	
AD8572ARUZ ¹	-40°C to +125°C	8-Lead TSSOP	RU-8	
AD8572ARUZ-REEL ¹	-40°C to +125°C	8-Lead TSSOP	RU-8	
AD8574AR	-40°C to +125°C	14-Lead SOIC_N	R-14	
AD8574AR-REEL	-40°C to +125°C	14-Lead SOIC_N	R-14	
AD8574AR-REEL7	-40°C to +125°C	14-Lead SOIC_N	R-14	
AD8574ARZ ¹	-40°C to +125°C	14-Lead SOIC_N	R-14	
AD8574ARZ-REEL ¹	-40°C to +125°C	14-Lead SOIC_N	R-14	
AD8574ARZ-REEL7 ¹	-40°C to +125°C	14-Lead SOIC_N	R-14	
AD8574ARU	-40°C to +125°C	14-Lead TSSOP	RU-14	
AD8574ARU-REEL	-40°C to +125°C	14-Lead TSSOP	RU-14	
AD8574ARUZ ¹	-40°C to +125°C	14-Lead TSSOP	RU-14	
AD8574ARUZ-REEL ¹	-40°C to +125°C	14-Lead TSSOP	RU-14	

¹Z=RoHS 準拠品。#は RoHS 準拠品を表し、上部または下部に表示。