

## 特長

- 90MHz利得帯域幅、 $f = 100\text{kHz}$
- スルーレート: 22V/μs
- セトリング時間: 900ns ( $A_V = -1$ 、150μV、10Vステップ)
- 低歪み、100kHz、10V<sub>P-P</sub>で-96.5dB
- 最大入力オフセット電圧: 75μV
- 最大入力オフセット電圧ドリフト: 2μV/°C
- 最大(-)入力バイアス電流: 10nA
- 最小DC利得: 1000V/mV
- 最小出力振幅、2k: ±12.8V
- ユニティ・ゲインで安定動作
- 入力ノイズ電圧: 5nV/√Hz
- 入力ノイズ電流: 0.6pA/√Hz
- 1k < R<sub>S</sub> < 20kに最適化された全入力ノイズ
- ±5V、および±15Vで仕様を規定

## アプリケーション

- 16ビットDAC用電流-電圧コンバータ
- 高精度計測
- ADCバッファ
- 低歪みアクティブ・フィルタ
- 高精度データ収集システム
- フォトダイオード・アンプ

## 概要

LT<sup>®</sup>1468は、16ビット精度で10Vの信号に対して900nsで150μVにセトリング可能な高精度、高速オペアンプです。高精度とAC性能を両立させたユニークな構成により、DACの電流-電圧変換やADCのバッファなどの高精度アプリケーションに最適です。入力オフセット電圧と反転入力バイアス電流の初期精度とドリフト特性は、反転アプリケーション用に調整されています。


90MHzの利得帯域幅は、歪みを低減するための周波数で高い開ループ利得を保証します。ADCのバッファなどの非反転アプリケーションでは、低歪みと高DC精度により、完全な16ビットACおよびDC性能を実現できます。

LT1468のスルーレートは22V/μsで、他の高精度オペアンプに比べて、アクティブ・フィルタや計測アンプなどのアプリケーションにおける大信号性能が向上しています。


LT1468はコンプリメンタリ・バイポーラ・プロセスで製造されています。省スペースの3mm × 3mmリードレス・パッケージ、スモール・アウトライン・パッケージおよびDIPパッケージで供給されます。

LT、LT、LTCおよびLTMはリニアテクノロジー社の登録商標です。他のすべての商標はそれぞれの所有者に所有権があります。

## 標準的応用例



全高調波歪みと周波数




# LT1468

## 絶対最大定格 (Note 1)

全電源電圧 ( $V^+ \sim V^-$ ) .....	36V	規定温度範囲 (Note 4) .....	$-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$
最大入力電流 (Note 2) .....	10mA	接合部温度 .....	150 $^{\circ}\text{C}$
出力短絡時間 (Note 3) .....	無期限	保存温度範囲 .....	$-65^{\circ}\text{C} \sim 150^{\circ}\text{C}$
動作温度範囲 .....	$-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$	リード温度 (半田付け、10秒) .....	300 $^{\circ}\text{C}$

## ピン配置



## 発注情報

鉛フリー仕様	テープアンドリール	製品マーキング	パッケージ	規定温度範囲
LT1468CN8#PBF	NA	LT1468CN8	8-Lead PDIP	0 $^{\circ}\text{C}$ to 70 $^{\circ}\text{C}$
LT1468IN8#PBF	NA	LT1468IN8	8-Lead PDIP	$-40^{\circ}\text{C}$ to 85 $^{\circ}\text{C}$
LT1468CS8#PBF	LT1468CS8#TRPBF	1468	8-Lead Plastic Small Outline	0 $^{\circ}\text{C}$ to 70 $^{\circ}\text{C}$
LT1468IS8#PBF	LT1468IS8#TRPBF	1468I	8-Lead Plastic Small Outline	$-40^{\circ}\text{C}$ to 85 $^{\circ}\text{C}$
LT1468ACDD#PBF	LT1468ACDD#TRPBF	LDJX	8-Lead (3mm x 3mm) Plastic DFN	0 $^{\circ}\text{C}$ to 70 $^{\circ}\text{C}$
LT1468AIDD#PBF	LT1468AIDD#TRPBF	LDJX	8-Lead (3mm x 3mm) Plastic DFN	$-40^{\circ}\text{C}$ to 85 $^{\circ}\text{C}$
LT1468CDD#PBF	LT1468CDD#TRPBF	LDJX	8-Lead (3mm x 3mm) Plastic DFN	0 $^{\circ}\text{C}$ to 70 $^{\circ}\text{C}$
LT1468IDD#PBF	LT1468IDD#TRPBF	LDJX	8-Lead (3mm x 3mm) Plastic DFN	$-40^{\circ}\text{C}$ to 85 $^{\circ}\text{C}$
鉛ベース仕様	テープアンドリール	製品マーキング	パッケージ	規定温度範囲
LT1468CN8	NA	LT1468CN8	8-Lead PDIP	0 $^{\circ}\text{C}$ to 70 $^{\circ}\text{C}$
LT1468IN8	NA	LT1468IN8	8-Lead PDIP	$-40^{\circ}\text{C}$ to 85 $^{\circ}\text{C}$
LT1468CS8	LT1468CS8#TR	1468	8-Lead Plastic Small Outline	0 $^{\circ}\text{C}$ to 70 $^{\circ}\text{C}$
LT1468IS8	LT1468IS8#TR	1468I	8-Lead Plastic Small Outline	$-40^{\circ}\text{C}$ to 85 $^{\circ}\text{C}$

さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。

鉛フリー仕様の製品マーキングの詳細については、<http://www.linear-tech.co.jp/leadfree/> をご覧ください。

テープアンドリールの仕様の詳細については、<http://www.linear-tech.co.jp/tapeandree/> をご覧ください。

電気的特性

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。注記がない限り、 $V_{CM} = 0\text{V}$ 。

SYMBOL	PARAMETER	CONDITIONS	$V_{SUPPLY}$		MIN	TYP	MAX	UNITS
$V_{OS}$	Input Offset Voltage	N8, S8	$\pm 15\text{V}$			30	75	$\mu\text{V}$
			$\pm 5\text{V}$			50	175	$\mu\text{V}$
		LT1468A, DD Package	$\pm 15\text{V}$			30	75	$\mu\text{V}$
			$\pm 5\text{V}$			50	175	$\mu\text{V}$
		LT1468, DD Package	$\pm 15\text{V}$			100	200	$\mu\text{V}$
			$\pm 5\text{V}$			150	300	$\mu\text{V}$
$I_{OS}$	Input Offset Current		$\pm 5\text{V}$ to $\pm 15\text{V}$			13	50	nA
$I_{B^-}$	Inverting Input Bias Current		$\pm 5\text{V}$ to $\pm 15\text{V}$			3	$\pm 10$	nA
$I_{B^+}$	Noninverting Input Bias Current		$\pm 5\text{V}$ to $\pm 15\text{V}$			-10	$\pm 40$	nA
	Input Noise Voltage	0.1Hz to 10Hz	$\pm 5\text{V}$ to $\pm 15\text{V}$			0.3		$\mu\text{V}_{p-p}$
$e_n$	Input Noise Voltage	$f = 10\text{kHz}$	$\pm 5\text{V}$ to $\pm 15\text{V}$			5		$\text{nV}/\sqrt{\text{Hz}}$
$i_n$	Input Noise Voltage	$f = 10\text{kHz}$	$\pm 5\text{V}$ to $\pm 15\text{V}$			0.6		$\text{pA}/\sqrt{\text{Hz}}$
$R_{IN}$	Input Resistance	$V_{CM} = \pm 12.5\text{V}$ Differential	$\pm 15\text{V}$		100	240		M $\Omega$
			$\pm 5\text{V}$		50	150		k $\Omega$
$C_{IN}$	Input Capacitance		$\pm 15\text{V}$			4		pF
	Input Voltage Range +		$\pm 15\text{V}$		12.5	13.5		V
			$\pm 5\text{V}$		2.5	3.5		V
	Input Voltage Range -		$\pm 15\text{V}$			-14.3	-12.5	V
			$\pm 5\text{V}$			-4.3	-2.5	V
CMRR	Common Mode Rejection Ratio	$V_{CM} = \pm 12.5\text{V}$ $V_{CM} = \pm 2.5\text{V}$	$\pm 15\text{V}$		96	110		dB
			$\pm 5\text{V}$		96	112		dB
PSRR	Power Supply Rejection Ratio	$V_S = \pm 4.5\text{V}$ to $\pm 15\text{V}$			100	112		dB
$A_{VOL}$	Large-Signal Voltage Gain	$V_{OUT} = \pm 12.5\text{V}$ , $R_L = 10\text{k}$ $V_{OUT} = \pm 12.5\text{V}$ , $R_L = 2\text{k}$ $V_{OUT} = \pm 2.5\text{V}$ , $R_L = 10\text{k}$ $V_{OUT} = \pm 2.5\text{V}$ , $R_L = 2\text{k}$	$\pm 15\text{V}$		1000	9000		V/mV
			$\pm 15\text{V}$		500	5000		V/mV
			$\pm 5\text{V}$		1000	6000		V/mV
			$\pm 5\text{V}$		500	3000		V/mV
$V_{OUT}$	Output Swing	$R_L = 10\text{k}$ $R_L = 2\text{k}$ $R_L = 10\text{k}$ $R_L = 2\text{k}$	$\pm 15\text{V}$		$\pm 13.0$	$\pm 13.6$		V
			$\pm 15\text{V}$		$\pm 12.8$	$\pm 13.5$		V
			$\pm 5\text{V}$		$\pm 3.0$	$\pm 3.6$		V
			$\pm 5\text{V}$		$\pm 2.8$	$\pm 3.5$		V
$I_{OUT}$	Output Current	$V_{OUT} = \pm 12.5\text{V}$ $V_{OUT} = \pm 2.5\text{V}$	$\pm 15\text{V}$		$\pm 15$	$\pm 22$		mA
			$\pm 5\text{V}$		$\pm 15$	$\pm 22$		mA
$I_{SC}$	Short-Circuit Current	$V_{OUT} = 0\text{V}$ , $V_{IN} = \pm 0.2\text{V}$	$\pm 15\text{V}$		$\pm 25$	$\pm 40$		mA
SR	Slew Rate	$A_V = -1$ , $R_L = 2\text{k}$ (Note 5)	$\pm 15\text{V}$		15	22		V/ $\mu\text{s}$
			$\pm 5\text{V}$		11	17		V/ $\mu\text{s}$
GBW	Gain Bandwidth	$f = 100\text{kHz}$ , $R_L = 2\text{k}$	$\pm 15\text{V}$		60	90		MHz
			$\pm 5\text{V}$		55	88		MHz
THD	Total Harmonic Distortion	$A_V = 2$ , $V_0 = 10\text{V}_{p-p}$ , $f = 1\text{kHz}$ $A_V = 2$ , $V_0 = 10\text{V}_{p-p}$ , $f = 100\text{kHz}$	$\pm 15\text{V}$			0.00007		%
			$\pm 15\text{V}$			0.0015		%
$t_r$ , $t_f$	Rise Time, Fall Time	$A_V = 1$ , 10% to 90%, 0.1V	$\pm 15\text{V}$			11		ns
			$\pm 5\text{V}$			12		ns
	Overshoot	$A_V = 1$ , 0.1V	$\pm 15\text{V}$			30		%
			$\pm 5\text{V}$			35		%
	Propagation Delay	$A_V = 1$ , 50% $V_{IN}$ to 50% $V_{OUT}$ , 0.1V	$\pm 15\text{V}$			9		ns
			$\pm 5\text{V}$			10		ns

# LT1468

## 電気的特性

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。注記がない限り、 $V_{\text{CM}} = 0\text{V}$ 。

SYMBOL	PARAMETER	CONDITIONS	$V_{\text{SUPPLY}}$	MIN	TYP	MAX	UNITS
$t_s$	Settling Time	10V Step, 0.01%, $A_V = -1$	$\pm 15\text{V}$		760		ns
		10V Step, 150 $\mu\text{V}$ , $A_V = -1$	$\pm 15\text{V}$		900		ns
		5V Step, 0.01%, $A_V = -1$	$\pm 5\text{V}$		770		ns
$R_O$	Output Resistance	$A_V = 1$ , $f = 100\text{kHz}$	$\pm 15\text{V}$		0.02		$\Omega$
$I_S$	Supply Current		$\pm 15\text{V}$		3.9	5.2	mA
			$\pm 5\text{V}$		3.6	5.0	mA

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。注記がない限り、 $0^\circ\text{C} \leq T_A \leq 70^\circ\text{C}$ 、 $V_{\text{CM}} = 0\text{V}$ 。

SYMBOL	PARAMETER	CONDITIONS	$V_{\text{SUPPLY}}$	MIN	TYP	MAX	UNITS
$V_{OS}$	Input Offset Voltage	N8, S8	$\pm 15\text{V}$ $\pm 5\text{V}$	● ●		150 250	$\mu\text{V}$ $\mu\text{V}$
		LT1468A, DD Package	$\pm 15\text{V}$ $\pm 5\text{V}$	● ●		150 250	$\mu\text{V}$ $\mu\text{V}$
		LT1468, DD Package	$\pm 15\text{V}$ $\pm 5\text{V}$	● ●		300 400	$\mu\text{V}$ $\mu\text{V}$
	Input $V_{OS}$ Drift	(Note 7)	$\pm 5\text{V}$ to $\pm 15\text{V}$	●	0.7	2.0	$\mu\text{V}/^\circ\text{C}$
$I_{OS}$	Input Offset Current		$\pm 5\text{V}$ to $\pm 15\text{V}$	●		65	nA
	Input Offset Current Drift		$\pm 5\text{V}$ to $\pm 15\text{V}$		60		$\text{pA}/^\circ\text{C}$
$I_{B^-}$	Inverting Input Bias Current		$\pm 5\text{V}$ to $\pm 15\text{V}$	●		$\pm 15$	nA
	Negative Input Current Drift		$\pm 5\text{V}$ to $\pm 15\text{V}$		40		$\text{pA}/^\circ\text{C}$
$I_{B^+}$	Noninverting Input Bias Current		$\pm 5\text{V}$ to $\pm 15\text{V}$	●		$\pm 50$	nA
CMRR	Common Mode Rejection Ratio	$V_{\text{CM}} = \pm 12.5\text{V}$	$\pm 15\text{V}$	●	94		dB
		$V_{\text{CM}} = \pm 2.5\text{V}$	$\pm 5\text{V}$	●	94		dB
PSRR	Power Supply Rejection Ratio	$V_S = \pm 4.5\text{V}$ to $\pm 15\text{V}$		●	98		dB
$A_{VOL}$	Large-Signal Voltage Gain	$V_{OUT} = \pm 12.5\text{V}$ , $R_L = 10\text{k}$	$\pm 15\text{V}$	●	500		V/mV
		$V_{OUT} = \pm 12.5\text{V}$ , $R_L = 2\text{k}$	$\pm 15\text{V}$	●	250		V/mV
		$V_{OUT} = \pm 2.5\text{V}$ , $R_L = 10\text{k}$	$\pm 5\text{V}$	●	500		V/mV
		$V_{OUT} = \pm 2.5\text{V}$ , $R_L = 2\text{k}$	$\pm 5\text{V}$	●	250		V/mV
$V_{OUT}$	Output Swing	$R_L = 10\text{k}$	$\pm 15\text{V}$	●	$\pm 12.9$		V
		$R_L = 2\text{k}$	$\pm 15\text{V}$	●	$\pm 12.7$		V
		$R_L = 10\text{k}$	$\pm 5\text{V}$	●	$\pm 2.9$		V
		$R_L = 2\text{k}$	$\pm 5\text{V}$	●	$\pm 2.7$		V
$I_{OUT}$	Output Current	$V_{OUT} = \pm 12.5\text{V}$	$\pm 15\text{V}$	●	$\pm 12.5$		mA
		$V_{OUT} = \pm 2.5\text{V}$	$\pm 5\text{V}$	●	$\pm 12.5$		mA
$I_{SC}$	Short-Circuit Current	$V_{OUT} = 0\text{V}$ , $V_{IN} = \pm 0.2\text{V}$	$\pm 15\text{V}$	●	$\pm 17$		mA
SR	Slew Rate	$A_V = -1$ , $R_L = 2\text{k}$ (Note 5)	$\pm 15\text{V}$	●	13		V/ $\mu\text{s}$
			$\pm 5\text{V}$	●	9		V/ $\mu\text{s}$
GBW	Gain Bandwidth	$f = 100\text{kHz}$ , $R_L = 2\text{k}$	$\pm 15\text{V}$	●	55		MHz
			$\pm 5\text{V}$	●	50		MHz
$I_S$	Supply Current		$\pm 15\text{V}$	●		6.5	mA
			$\pm 5\text{V}$	●		6.3	mA

電気的特性

●は全動作温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値。注記がない限り、 $-40^\circ\text{C} \leq T_A \leq 85^\circ\text{C}$ 、 $V_{CM} = 0\text{V}$ 。

SYMBOL	PARAMETER	CONDITIONS	$V_{SUPPLY}$		MIN	TYP	MAX	UNITS
$V_{OS}$	Input Offset Voltage	N8, S8	$\pm 15\text{V}$	●			230	$\mu\text{V}$
			$\pm 5\text{V}$	●			330	$\mu\text{V}$
		LT1468A, DD Package	$\pm 15\text{V}$	●			230	$\mu\text{V}$
			$\pm 5\text{V}$	●			330	$\mu\text{V}$
		LT1468, DD Package	$\pm 15\text{V}$	●			400	$\mu\text{V}$
			$\pm 5\text{V}$	●			500	$\mu\text{V}$
	Input $V_{OS}$ Drift	(Note 7)	$\pm 5\text{V}$ to $\pm 15\text{V}$	●		0.7	2.5	$\mu\text{V}/^\circ\text{C}$
$I_{OS}$	Input Offset Current		$\pm 5\text{V}$ to $\pm 15\text{V}$	●			80	nA
	Input Offset Current Drift		$\pm 5\text{V}$ to $\pm 15\text{V}$			120		$\text{pA}/^\circ\text{C}$
$I_B^-$	Inverting Input Bias Current		$\pm 5\text{V}$ to $\pm 15\text{V}$	●			$\pm 30$	nA
	Negative Input Current Drift		$\pm 5\text{V}$ to $\pm 15\text{V}$			80		$\text{pA}/^\circ\text{C}$
$I_B^+$	Noninverting Input Bias Current		$\pm 5\text{V}$ to $\pm 15\text{V}$	●			$\pm 60$	nA
CMRR	Common Mode Rejection Ratio	$V_{CM} = \pm 12.5\text{V}$	$\pm 15\text{V}$	●	92			dB
		$V_{CM} = \pm 2.5\text{V}$	$\pm 5\text{V}$	●	92			dB
PSRR	Power Supply Rejection Ratio	$V_S = \pm 4.5\text{V}$ to $\pm 15\text{V}$		●	96			dB
$A_{VOL}$	Large-Signal Voltage Gain	$V_{OUT} = \pm 12\text{V}$ , $R_L = 10\text{k}$	$\pm 15\text{V}$	●	300			V/mV
		$V_{OUT} = \pm 10\text{V}$ , $R_L = 2\text{k}$	$\pm 15\text{V}$	●	150			V/mV
		$V_{OUT} = \pm 2.5\text{V}$ , $R_L = 10\text{k}$	$\pm 5\text{V}$	●	300			V/mV
		$V_{OUT} = \pm 2.5\text{V}$ , $R_L = 2\text{k}$	$\pm 5\text{V}$	●	150			V/mV
$V_{OUT}$	Output Swing	$R_L = 10\text{k}$	$\pm 15\text{V}$	●	$\pm 12.8$			V
		$R_L = 2\text{k}$	$\pm 15\text{V}$	●	$\pm 12.6$			V
		$R_L = 10\text{k}$	$\pm 5\text{V}$	●	$\pm 2.8$			V
		$R_L = 2\text{k}$	$\pm 5\text{V}$	●	$\pm 2.6$			V
$I_{OUT}$	Output Current	$V_{OUT} = \pm 12.5\text{V}$	$\pm 15\text{V}$	●	$\pm 7$			mA
		$V_{OUT} = \pm 2.5\text{V}$	$\pm 5\text{V}$	●	$\pm 7$			mA
$I_{SC}$	Short-Circuit Current	$V_{OUT} = 0\text{V}$ , $V_{IN} = \pm 0.2\text{V}$	$\pm 15\text{V}$	●	$\pm 12$			mA
SR	Slew Rate	$A_V = -1$ , $R_L = 2\text{k}$ (Note 5)	$\pm 15\text{V}$	●	9			V/ $\mu\text{s}$
			$\pm 5\text{V}$	●	6			V/ $\mu\text{s}$
GBW	Gain Bandwidth	$f = 100\text{kHz}$ , $R_L = 2\text{k}$	$\pm 15\text{V}$	●	45			MHz
			$\pm 5\text{V}$	●	40			MHz
$I_S$	Supply Current		$\pm 15\text{V}$	●			7.0	mA
			$\pm 5\text{V}$	●			6.8	mA

**Note 1:** 絶対最大定格はそれを超えるとデバイスに永続的な損傷を与える可能性がある値。また、絶対最大定格状態が長時間続くと、デバイスの信頼性と寿命に悪影響を与える恐れがある。

**Note 2:** 入力にはバック・トゥ・バック・ダイオードと2本の100 $\Omega$ 直列抵抗によって保護されている。差動入力電圧が0.7Vを超える場合、入力電流を10mAに制限する必要がある。電源電圧を超える入力電圧はESD保護デバイスによってクランプされるが、同様に入力電流を10mAに制限する必要がある。

**Note 3:** 出力が無制限に短絡されるときは、接合部温度を絶対最大定格以下に抑えるために、ヒートシンクが必要な場合がある。

**Note 4:** LT1468Cは $0^\circ\text{C} \sim 70^\circ\text{C}$ の温度範囲で仕様性能に適合することが保証されている。またこれらの拡張温度範囲に適合するように設計され、特性が評価されており、仕様性能に適合すると予想されるが、 $-40^\circ\text{C}$ と $85^\circ\text{C}$ ではテストされていない。LT1468Iは拡張温度範囲に適合することが保証されている。


**Note 5:** スルーレートは、 $\pm 15\text{V}$ 電源で $\pm 12\text{V}$ 入力のとき出力 $\pm 8\text{V}$ の間、および $\pm 5\text{V}$ 電源で $\pm 3\text{V}$ 入力のとき出力 $\pm 2\text{V}$ の間で測定される。

**Note 6:** フルパワー帯域幅はスルーレート測定から計算される： $\text{FPBW} = \text{SR}/2\pi\text{Vp}$

**Note 7:** このパラメータに対しては、全数テストは実施されていない。


## 標準的性能特性

消費電流と電源電圧および温度




1468 G01

入力同相範囲と電源電圧




1468 G02

入力バイアス電流と入力同相電圧




1468 G03

入力バイアス電流と温度




1468 G04

入力ノイズのスペクトル密度




1468 G05

0.1Hz~10Hzの電圧ノイズ




1468 G06

ウォームアップ・ドリフトと時間




1468 G07

開ループ利得と抵抗性負荷



1468 G08


開ループ利得と温度



1468 G09


標準的性能特性

出力電圧振幅と電源電圧




1468 G10

出力電圧振幅と負荷電流




1468 G11

出力短絡電流と温度




1468 G12

0.01%までのセトリング時間と出力ステップ (VS = ±15V)




1468 G13

0.01%までのセトリング時間と出力ステップ (VS = ±5V)




1468 G14

150μVまでのセトリング時間と出力ステップ




1468 G15

利得帯域幅および位相マージンと電源電圧




1468 G17

利得帯域幅および位相マージンと温度



1468 G18


出力インピーダンスと周波数



1468 G19


## 標準的性能特性

利得および位相と周波数




1468 G16

電源除去比と周波数




1468 G20

同相除去比と周波数




1468 G21

周波数応答と電源電圧 ( $A_V = 1$ )




1468 G22

周波数応答と電源電圧 ( $A_V = -1$ )




1468 G23

周波数応答と容量性負荷 ( $A_V = 1$ )




1468 G24

周波数応答と容量性負荷 ( $A_V = -1$ )




1468 G25

スルーレートと電源電圧



1468 G26

スルーレートと温度




1468 G27




標準的性能特性

全高調波歪み+ノイズと周波数




1468 G28

全高調波歪み+ノイズと振幅




1468 G29

無歪み出力振幅と周波数 (±15V)



1468 G30


小信号過渡 ( $A_V = 1$ )



$V_S = \pm 15V$

1468 G31


小信号過渡 ( $A_V = -1$ )



$V_S = \pm 15V$


1468 G32

無歪み出力振幅と周波数 (±5V)



1468 G33


大信号過渡 ( $A_V = 1$ )



$V_S = \pm 15V$

1468 G34


大信号過渡 ( $A_V = -1$ )



$V_S = \pm 15V$

1468 G35

全ノイズと不整合ソース抵抗




1468 G36

## アプリケーション情報

LT1468は、ゼロ調整回路を除き、多くのオペアンプの応用回路に直接挿入してDC性能とAC性能のいずれも改善することができます。LT1468の推奨ゼロ調整回路を下図に示します。

オフセットのゼロ調整



### レイアウトと受動部品

LT1468のDC性能とAC性能を最大限に高めるには、ボード・レイアウトの詳細に注意する必要があります。最高のAC性能(たとえば、高速セトリング時間)を得るには、グラウンド・プレーン、短いリード長、低ESRのバイパス・コンデンサ(1µF~10µFタンタル)と並列にRF用バイパス・コンデンサ(0.01µF~0.1µF)を使用してください。最高のDC性能を得るには、星状接地法を使用し、入力トレース長を等しくし、リークを最小限に抑えてください(たとえば1.5GΩの入力と15Vの電源の間のリークは、最大 $I_B^-$ 仕様に等しい10nAになります)。

入力回路を入力に近い電位で動作している保護リングで囲むことにより、ボードのリーク電流を最小限に抑えることができます。反転構成の場合はリングをグラウンドに接続し、非反転接続ではリングを反転入力に接続します(入力容量が増加し、後述する補償コンデンサが必要になる場合があることに注意してください)。

また外部回路ではマイクロボルト・レベルの誤差電圧が生じる可能性があります。入力に接触している異種金属間の温度勾配に起因する熱電対効果により、アンプ固有のドリフトが大き

くなる可能性があります。デバイス・リード周辺の気流を最小限に抑え、パッケージ・リードもできるだけ短くします。また、2つの入力リードはできるだけ近づけて同じ温度に維持する必要があります。


ピン8には何も接続しないでください。このピンは製造時の反転入力電流の調整に使用されます。

反転入力における帰還抵抗と利得設定抵抗との並列の組合せが入力容量と作用してポールが形成され、ピーキングや発振を生じることもあります。帰還抵抗が2kを超える場合は:

$$C_F > (R_G)(C_{IN}/R_F)$$

の帰還コンデンサを用いて、入力のポールをキャンセルし、最適なダイナミック性能が得られるようにする必要があります。DCノイズ利得が1で大きな帰還抵抗を使用したアプリケーションでは、 $C_F$ を $C_{IN}$ 以上の値にします。1つの例はこのデータシートの最初のページに示すDAC用電流-電圧コンバータで、DACに数十pFもの出力容量をもたせることができます。もうひとつの例は抵抗が5kで利得が-1ですが、帰還抵抗両端に5pF~10pFのコンデンサを追加します。帰還コンデンサが5pF、抵抗が2kおよび5.1kでの利得-1における周波数応答を「標準的性能特性」のグラフに示します。

入力容量のゼロ調整



## アプリケーション情報

### 入力に関する検討事項

LT1468の各入力は、100Ωの直列抵抗と入力デバイスのベース間のバック・トゥ・バック・ダイオードで保護されています。入力電圧が異なる可能性があるときは、外付け直列抵抗で入力電流を10mA未満に制限する必要があります。各入力には、2個のESDクランプ・ダイオード(各電源に1個ずつ)もあります。電源より高い電圧に入力をドライブする場合は、外付け抵抗によって電流を10mA未満に制限します。

LT1468は入力でバイアス電流のキャンセルを行っています。反転入力電流はゼロ同相電圧で調整され、電流-電圧コンバータなどの反転アプリケーションでの誤差が最小限に抑えられます。非反転入力電流は調整されず、偏差がより広くなるので、最大値はより大きくなります。入力オフセット電流がいずれの入力電流よりも大きくなる可能性があるため、バランス用のソース抵抗の使用は推奨できません。実際にDC精度が低下するだけでなく、ノイズも増加します。

「標準的性能特性」に示すように、入力バイアス電流は同相電圧に応じて変化します。セトリング時間が悪影響を受けることになるので、キャンセル回路はこの同相電圧に追従するように設計されていません。

LT1468の入力は、位相反転を生じることなく負電源および正電源より0.5V以上低い値までドライブすることができます。入力が正電源の0.5V以内になると、出力の位相が逆転します。

### 全入力ノイズ

「標準的性能特性」の「全ノイズと不整合ソース抵抗」のグラフは、ソース抵抗が1k未満のときにアンプの電圧ノイズが支配的になることを示しています。1k~20kの領域でのノイズの増加はソース抵抗によるものです。20kを超えると、入力電流ノイズ成分は抵抗ノイズより大きくなります。


### 容量性負荷

LT1468は、ユニティ・ゲインでは100pFまで、利得-1では300pFまでの容量性負荷をドライブできます。これより大きな容量性負荷をドライブする必要があるときには、出力と負荷の間に小さな直列抵抗を挿入する必要があります。さらに、容量性負荷のドライブに示すように、出力と反転入力の上にコンデンサを追加します。


### セトリング時間

LT1468は優れたセトリング性能を実現する、サーマル・レイアウトが最適なシングル・ステージ・アンプです。12ビット・レベルでもセトリングの測定は非常に困難な作業であり、また16ビット・レベルでの測定にはかなりの高度な技術と専門知識が求められます。幸いにも、リニアテクノロジーにはセトリングを測定するための優れた参考文献が2つあります。「アプリケーションノート47」と「アプリケーションノート74」です。AN47の付録Bは12ビットのセトリングの測定に不可欠な入門書です。また、AN74では主に16ビット電流出力DACの入力セトリング時間について説明する一方、内容は最先端技術にまで及んでいます。

入力段の保護



容量性負荷のドライブ



## アプリケーション情報

「標準的性能特性」の150 $\mu$ Vまでのセトリングのグラフは、AN74で説明されている差動アンプ手法にクランプを追加し、非飽和利得を100として測定したものです。全利得は500なので、オシロスコープを0.05V/DIVに設定することによって分解能を100 $\mu$ V/DIVにすることができます。

最初のページに記載されているDACの電流-電圧コンバータのセトリングは、AN74で述べた手法をそのまま使用して測定したものです。DAC出力容量を最適にゼロ調整するには、6kの帰還抵抗の両端に20pFのコンデンサが必要です。16ビットのセトリングの理論的な制限値は、このRC時定数の11.1倍つまり1.33 $\mu$ sです。実際のセトリング時間はLT1468の出力で1.7 $\mu$ sです。このアプリケーションで最も高速なリニアテクノロジー社製のアンプはLT1468です。


オプションのノイズ・フィルタによって100nsのわずかな遅延が生じますが、ノイズ帯域幅が1.6MHzまで低減され、出力分解能が16ビット精度に向上します。

## 歪み

「標準的性能特性」の「全高調波歪み+ノイズと周波数」および「全高調波歪み+ノイズと振幅」のグラフに示すとおり、LT1468は優れた歪み特性を備えています。高い開ループ利得と本質的にバランスのとれたアーキテクチャにより誤差を低減し、最大100kHzの高い周波数まで16ビット精度を実現します。この性能の一例が、100kHz低歪みバンドパス・フィルタと呼ばれる標準的なアプリケーションです。この回路は、B & K type 1051またはHP3326Aなどの高性能信号発生器出力をクリーンアップするのに有効です。


LT1468のもうひとつの主要なアプリケーションとして、16ビットA/Dコンバータ入力のバッファリングがあります。利得が1または2の簡単な回路で、最大サンプリング・レートを低減する可能性のある高ソース・インピーダンスからA/D入力サンプル・ホールド回路をバッファリングしながら、コンバータに安定したACおよびDCレベルを供給することができます。最初のページのグラフは、10V<sub>P-P</sub>出力で利得が2の場合に16ビット歪みより優れていることを示しています。

## 簡略回路図




パッケージ

DDパッケージ  
8ピン・プラスチックDFN(3mm × 3mm)  
(LTC DWG # 05-08-1698)



推奨する半田パッドのピッチと寸法




NOTE:

1. 図はJEDECパッケージ外形M0-229のバリエーション(WEED-1)になる予定
2. 図は実寸とは異なる
3. すべての寸法はミリメートル
4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。  
モールドのバリは(もしあれば)各サイドで0.15mmを超えないこと
5. 露出パッドは半田メッキとする
6. 網掛けの部分はパッケージの上面と底面のピン1の位置の参考に過ぎない

## パッケージ


### N8パッケージ 8ピンPDIP(細型0.300インチ) (LTC DWG # 05-08-1510)



NOTE:  
 1. 寸法は  $\frac{\text{インチ}}{\text{ミリメートル}}$   
 \*寸法にはモールドのバリまたは突出部を含まない。  
 モールドのバリまたは突出部は0.010インチ(0.254mm)を超えないこと

パッケージ

S8パッケージ  
8ピン・プラスチック・スモール・アウトライン(細型0.150インチ)  
(LTC DWG # 05-08-1610)



推奨する半田パッド・レイアウト


- NOTE:
1. 寸法は  $\frac{\text{インチ}}{\text{ミリメートル}}$
  2. 図は実寸とは異なる
  3. これらの寸法にはモールドのバリまたは突出部を含まない。  
モールドのバリまたは突出部は0.006インチ(0.15mm)を超えないこと

S08 0303




## 標準的応用例

### 計装アンプ




GAIN =  $[R4/R3][1 + (1/2)(R2/R1 + R3/R4) + (R2 + R3)/R5] = 102$   
 TRIM R5 FOR GAIN  
 TRIM R1 FOR COMMON MODE REJECTION  
 BW = 480kHz

### 16ビットADCバッファ



### 100kHz低歪みバンドパス・フィルタ



### 100kHz Distortion

SIGNAL LEVEL	R <sub>L</sub>	2ND HARMONIC	3RD HARMONIC
1VRMS	1M	-106dB	-103dB
2VRMS	1M	-105dB	-105dB
3.5VRMS	1M	-106dB	-104dB
1VRMS	2k	-103dB	-103dB
2VRMS	2k	-99dB	-103dB
3.5VRMS	2k	-96.5dB	-102dB

$f_0 = 100\text{kHz}$   
 $Q = 7$   
 $A_v = -1$

## 関連製品

製品番号	説明	注釈
LT1167	高精度計装アンプ	1本の抵抗で利得を設定、最大利得誤差:0.04%、最大利得非直線性:10ppm
LTC1595/LTC1596	16ビット・シリアル乗算型I <sub>OUT</sub> DAC	最大INL/DNL:±1LSB、低グリッチ、DAC8043の16ビット・アップグレード
LTC1597	16ビット・パラレル乗算型I <sub>OUT</sub> DAC	最大INL/DNL:±1LSB、低グリッチ、バイポーラ抵抗内蔵
LTC1604	16ビット、333kspsサンプリングADC	±2.5V入力、SINAD = 90dB、THD = -100dB
LTC1605	単一5V、16ビット、100kspsサンプリングADC	低消費電力、±10V入力、パラレル/バイト・インタフェース
LT1469	90MHz、16ビット精度デュアル・オペアンプ	LT1468のデュアル・バージョン
LT1800	80MHz、25V/μs、低消費電力、レール・トゥ・レール、高精度オペアンプ	V <sub>S</sub> ≤ ±5V、I <sub>CC</sub> = 1.6mA、V <sub>OS</sub> ≤ 350μV
LT6220	60MHz、20V/μs、低消費電力、レール・トゥ・レール、高精度オペアンプ	V <sub>S</sub> ≤ ±5V、I <sub>CC</sub> = 0.9mA、V <sub>OS</sub> ≤ 350μV
LT1722	200MHz、70V/μs、低ノイズ、高精度オペアンプ	V <sub>S</sub> ≤ ±5V、e <sub>n</sub> = 3.8nV/√Hz、1MHzで-85dBc
LTC6244HV	デュアル50MHz、低ノイズ、高精度CMOSオペアンプ	V <sub>S</sub> ≤ ±5V、V <sub>OS</sub> ≤ 100μV、I <sub>B</sub> ≤ 75pA