

AD8655/AD8656

特長

- 低ノイズ：2.7nV/√Hz@10kHz
- 低オフセット電圧： V_{CM} 範囲全体にわたって250μV (Max)
- オフセット電圧ドリフト：0.4μV/°C (Typ)、2.3μV/°C (Max)
- 帯域幅：28MHz
- レールtoレール入出力
- ユニティ・ゲインで安定動作
- 動作電圧：2.7~5.5V
- 動作温度：-40~+125°C



アプリケーション

- ADC/DACバッファ
- オーディオ
- 工業用制御機器
- 高精度フィルタ
- デジタル・スケール
- ストレイン・ゲージ
- PLLフィルタ

概要

AD8655/AD8656は、業界で最も低ノイズの高精度CMOSアンプです。アナログ・デバイセズのDigiTrim®技術を活用して、高いDC精度を実現しています。

低電圧アプリケーション向けに、低ノイズ(2.7nV/√Hz@10kHz)、低THD+N (0.0007%)、高精度 (V_{CM} 範囲全体にわたって最大250μV) の動作を提供します。レールtoレールの入出力振幅が得られるため、単電源システムにおけるA/Dコンバータ (ADC) その他の広いダイナミック・レンジをもつデバイスのバッファとして使用できます。



動作の精度が高いため、低電圧アプリケーションにおける分解能やダイナミック・レンジを改善します。マイクロフォン・プリアンプやオーディオ・ミキシング・コンソールなどのオーディオ・アプリケーションは、AD8655/AD8656の低ノイズ、低歪み、高出力電流機能により、システム・レベルのノイズを低減し、音質を維持できます。高精度の動作やレールtoレール入出力が、データ・アクイジション、プロセス制御、PLLフィルタなどのアプリケーションにメリットをもたらします。

AD8655/AD8656は、-40~+125°Cの動作温度範囲で完全仕様規定されています。本製品には、鉛フリーの8ピンMSOPおよび8ピンSOICパッケージがあります。

AD8655/AD8656

目次

仕様	3	容量性負荷の駆動	16
絶対最大定格	5	レイアウト、グラウンディング、バイパス処理に関する	
ESDに関する注意	5	考慮事項	18
代表的な性能特性	6	電源のバイパス処理	18
動作原理	15	グラウンディング	18
アプリケーション	16	リーク電流	18
入力過電圧保護	16	外形寸法	19
入力容量	16	オーダー・ガイド	19

改訂履歴

6/05—Rev.0 to Rev.A

Added AD8656	Universal
Added Figure 2 and Figure 4	1
Changes to Specifications	3
Changed Caption of Figure 12 and Added Figure 13	7
Replaced Figure 16	7
Changed Caption of Figure 37 and Added Figure 38	11
Replaced Figure 47	13
Added Figure 55	14
Changes to Ordering Guide	18

4/05—Revision 0:Initial Version

仕様

特に指定のない限り、 $V_S=5.0V$ 、 $V_{CM}=V_S/2$ 、 $T_A=25^\circ C$ で仕様規定。

表1

パラメータ	記号	条件	Min	Typ	Max	単位
入力特性						
オフセット電圧	V_{OS}	$V_{CM}=0\sim 5V$ $-40^\circ C \leq T_A \leq +125^\circ C$		50	250	μV
オフセット電圧ドリフト	$\Delta V_{OS}/\Delta T$	$-40^\circ C \leq T_A \leq +125^\circ C$		0.4	2.3	$\mu V/^\circ C$
入力バイアス電流	I_B	$-40^\circ C \leq T_A \leq +125^\circ C$		1	10	pA
入力オフセット電流	I_{OS}	$-40^\circ C \leq T_A \leq +125^\circ C$			500	pA
入力電圧範囲			0		5	V
同相ノイズ除去比	CMRR	$V_{CM}=0\sim 5V$	85	100		dB
大信号電圧ゲイン	A_{VO}	$V_O=0.2\sim 4.8V$ 、 $R_L=10k\Omega$ 、 $V_{CM}=0V$ $-40^\circ C \leq T_A \leq +125^\circ C$	100	110		dB
			95			dB
出力特性						
出力電圧ハイ	V_{OH}	$I_L=1mA$; $-40^\circ C \leq T_A \leq +125^\circ C$	4.97	4.991		V
出力電圧ロー	V_{OL}	$I_L=1mA$; $-40^\circ C \leq T_A \leq +125^\circ C$		8	30	mV
出力電流	I_{OUT}	$V_{OUT}=\pm 0.5V$		± 220		mA
電源						
電源電圧変動除去比	PSRR	$V_S=2.7\sim 5.0V$	88	105		dB
電源電流/アンプ	I_{SY}	$V_O=0V$ $-40^\circ C \leq T_A \leq +125^\circ C$		3.7	4.5	mA
					5.3	mA
入力容量	C_{IN}					
差動				9.3		pF
同相				16.7		pF
ノイズ性能						
入力電圧ノイズ密度	e_n	$f=1kHz$ $f=10kHz$		4		nV/\sqrt{Hz}
全高調波歪み+ノイズ	THD+N	$G=1$ 、 $R_L=1K\Omega$ 、 $f=1kHz$ 、 $V_{IN}=2Vp-p$		2.7	0.0007	nV/\sqrt{Hz} %
周波数応答						
ゲイン帯域幅積	GBP			28		MHz
スルーレート	SR	$R_L=10k\Omega$		11		V/ μs
セトリング・タイム	t_s	0.1%まで、 $V_{IN}=0\sim 2V$ ステップ、 $G=+1$		370		ns
位相マージン		$C_L=0pF$		69		度

AD8655/AD8656

特に指定のない限り、 $V_S=2.7V$ 、 $V_{CM}=V_S/2$ 、 $T_A=25^\circ C$ で仕様規定。

表2

パラメータ	記号	条件	Min	Typ	Max	単位
入力特性						
オフセット電圧	V_{OS}	$V_{CM}=0\sim 2.7V$ $-40^\circ C \leq T_A \leq +125^\circ C$		44	250	μV
オフセット電圧ドリフト	$\Delta V_{OS}/\Delta T$	$-40^\circ C \leq T_A \leq +125^\circ C$		0.4	2.0	$\mu V/^\circ C$
入力バイアス電流	I_B	$-40^\circ C \leq T_A \leq +125^\circ C$		1	10	pA
入力オフセット電流	I_{OS}	$-40^\circ C \leq T_A \leq +125^\circ C$			500	pA
入力電圧範囲					10	pA
同相ノイズ除去比	CMRR		0		500	pA
大信号電圧ゲイン	A_{VO}	$V_{CM}=0\sim 2.7V$ $V_O=0.2\sim 2.5V$ 、 $R_L=10k\Omega$ 、 $V_{CM}=0V$ $-40^\circ C \leq T_A \leq +125^\circ C$	80	98	2.7	V
			98			dB
			90			dB
出力特性						
出力電圧ハイ	V_{OH}	$I_L=1mA$ ； $-40^\circ C \leq T_A \leq +125^\circ C$	2.67	2.688		V
出力電圧ロー	V_{OL}	$I_L=1mA$ ； $-40^\circ C \leq T_A \leq +125^\circ C$		10	30	mV
出力電流	I_{OUT}	$V_{OUT}=\pm 0.5V$		± 75		mA
電源						
電源電圧変動除去比	PSRR	$V_S=2.7\sim 5.0V$	88	105		dB
電源電流/アンプ	I_{SY}	$V_O=0V$ $-40^\circ C \leq T_A \leq +125^\circ C$		3.7	4.5	mA
					5.3	mA
入力容量	C_{IN}					
差動				9.3		pF
同相				16.7		pF
ノイズ性能						
入力電圧ノイズ密度	e_n	$f=1kHz$ $f=10kHz$		4.0		nV/\sqrt{Hz}
全高調波歪み+ノイズ	THD+N	$G=1$ 、 $R_L=1K\Omega$ 、 $f=1kHz$ 、 $V_{IN}=2Vp-p$		0.0007		%
周波数応答						
ゲイン帯域幅積	GBP			27		MHz
スルーレート	SR	$R_L=10k\Omega$		8.5		V/ μs
セトリング・タイム	t_s	0.1%まで、 $V_{IN}=0\sim 1V$ ステップ、 $G=+1$		370		ns
位相マージン		$C_L=0pF$		54		度

絶対最大定格

表3

パラメータ	定格値
電源電圧	6V
入力電圧	VSS−0.3V~VDD+0.3V
差動入力電圧	±6V
グラウンドへの出力短絡時間	無限
静電放電 (HBM)	3.0kV
保存温度範囲	−65~+150°C
R、RMパッケージ ジャンクション温度範囲	−65~+150°C
R、RMパッケージ リード・ピン温度 (ハンダ処理10秒)	260°C

左記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作セクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

表4

パッケージ・タイプ	θ_{JA}^1	θ_{JC}	単位
8ピンMSOP (RM)	210	45	°C/W
8ピンSOIC (R)	158	43	°C/W

¹ θ_{JA} は最悪時の条件に対する仕様。MSOPおよびSOICパッケージでデバイスを回路基板にハンダ付けした場合の値になります。

注意

ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4000Vもの高圧の静電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自のESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。



AD8655/AD8656

代表的な性能特性




図5. 入力オフセット電圧分布




図8. 同相電圧 対 入力オフセット電圧




図6. 入力オフセット電圧の温度特性




図9. 入力バイアス電流の温度特性




図7. $|ITCV_{OS}|$ 分布




図10. 電源電圧 対 電源電流




図11. 電源電流の温度特性




図14. 温度対正側レールからのヘッドルーム電圧




図12. 負荷電流対各レールからのヘッドルーム電圧 (AD8655)




図15. 温度対負側レールからのヘッドルーム電圧




図13. 負荷電流対各レールからのヘッドルーム電圧 (AD8656)




図16. CMRRの周波数特性

AD8655/AD8656




図17. CMRRの温度特性




図20. 電圧ノイズ密度の周波数特性




図18. 小信号PSRRの周波数特性




図21. 低周波ノイズ (0.1~10Hz)




図19. 大信号PSRRの温度特性




図22. 位相反転なし




図23. オープン・ループ・ゲインおよび位相の周波数特性




図26. 最大出力振幅の周波数特性




図24. 大信号オープン・ループ・ゲインの温度特性




図27. 大信号応答




図25. クローズド・ループ・ゲインの周波数特性




図28. 小信号応答

AD8655/AD8656




図29. 負荷容量 対 小信号オーバーシュート




図32. 出力インピーダンスの周波数特性




図30. 負の過負荷回復時間




図33. 入力オフセット電圧分布




図31. 正の過負荷回復時間




図34. 入力オフセット電圧の温度特性




図35. $ITCV_{OSI}$ 分布




図38. 負荷電流 対 各レールからのヘッドルーム電圧 (AD8656)




図36. 電源電流の温度特性




図39. 温度 対 正側レールからのヘッドルーム電圧




図37. 負荷電流 対 各レールからのヘッドルーム電圧 (AD8655)




図40. 温度 対 負側レールからのヘッドルーム電圧

AD8655/AD8656




図41. 位相反転なし




図44. 負荷容量 対 小信号オーバーシュート




図42. 大信号応答




図45. 負の過負荷回復時間




図43. 小信号応答




図46. 正の過負荷回復時間




図47. CMRRの周波数特性




図50. オープン・ループ・ゲインおよび位相の周波数特性




図48. CMRRの温度特性




図51. 大信号オープン・ループ・ゲインの温度特性




図49. 小信号PSRRの周波数特性




図52. クローズド・ループ・ゲインの周波数特性

AD8655/AD8656




図53. 最大出力振幅の周波数特性




図55. チャンネル・セパレーションの周波数特性




図54. 出力インピーダンスの周波数特性

動作原理

AD8655/AD8656アンプは、電圧帰還型の高精度レールtoレール入出力CMOSアンプで、2.7~5.0Vの電源電圧で動作します。アナログ・デバイセズのDigiTrim技術を採用し、他のCMOSアンプに優る精度を実現しています。DigiTrim技術とは、回路をパッケージ化した後にオフセット電圧をトリミングする技術で、アナログ・デバイセズの多くのアンプで使用されています。パッケージ封止後にトリミングすることで、組立時のメカニカル・ストレスによって生じたオフセット電圧を修正できるというメリットがあります。

AD8655/AD8656は標準的なオペアンプのピン配置となっているため、他のアンプをDigiTrimアンプに容易に置き換えることができます。アンプの入力段は真のレールtoレール・アーキテクチャであるため、その入力同相電圧範囲を正と負の両方の電源レールまで拡張できます。負荷が10k Ω の場合のオープン・ループ・ゲインは110dB (Typ) です。

AD8655/AD8656は、すべての高精度オペアンプ・アプリケーションに使用できます。電源内で同相電圧の位相反転現象は生じません。電圧ノイズ2.7nV/ $\sqrt{\text{Hz}}$ 、10kHz 2V_{p-p}信号で全高調波歪み+ノイズが-103dBという仕様は、高分解能のデータ・アキュイジション・システムに最適です。また、低ノイズ、数pAの入力バイアス電流、高精度のオフセット、高速性により、高速フィルタ・アプリケーションのプリアンプとしても優れています。さらにその速度と出力の駆動能力は、ビデオ・アプリケーションにも適しています。

AD8655/AD8656

アプリケーション

入力過電圧保護

AD8655/AD8656の内部保護回路は電源電圧を上回る入力電圧に対応していますが、いずれの入力も、電源電圧を0.3V以上超過しないようにしてください。入力電圧が高くなる場合は、直列抵抗を接続して入力に流れる電流を制限してください。入力電流は5mA未満です。

入力バイアス電流が非常に小さい場合は、大きい抵抗を使用できるため、入力に高い電圧を加えることができます。大きい抵抗を使用すると、熱ノイズが加わり、アンプの総出力電圧ノイズも大きくなります。たとえば、10kΩの抵抗を使用した場合は、室温で熱ノイズが12.6nV/√Hz未満、エラー電圧が10nV未満となります。

入力容量

バイパス処理とグラウンディングに加え、高速アンプは入力ピンとグラウンド間の寄生容量の影響を受ける可能性があります。帰還抵抗ネットワークを備えた回路の場合、(信号源容量、入力ピンの浮遊容量、アンプの入力容量のいずれかを問わず)総容量によって回路のノイズ・ゲインに変曲点が発生します。したがって、追加のコンデンサをゲイン抵抗と並列に接続して安定性を確保する必要があります。セカンド・ポール(極)をもつようなシステムにおいてダンピングのために帰還コンデンサを選択した場合、ノイズ・ゲインは周波数の関数となり、高い周波数領域でピークをもつこととなります。高周波数では、わずかな数pFの容量によって入力インピーダンスが低下し、これに伴ってアンプのゲインが増加し、応答性全体にピーキングが発生するか、発振が起こる可能性があります。AD8655/AD8656では、出力帰還ピンに直接入力を接続し、容量性負荷が200pF以上の場合に安定性を得るには、追加の入力ダンピングが必要となります。容量性負荷の駆動については、次の項を参照してください。

容量性負荷の駆動

AD8655/AD8656では発振を起こさずに最大500pFまで容量性負荷を駆動できますが、入力周波数が100kHzを超えるデバイスを動作させると大量のリングングが生じます。これは、アンプが正のユニティ・ゲイン設定になっている場合(最悪時)に特に当てはまります。こういった大きな容量性負荷が必要な場合は、外部の補償回路を使用することを特に推奨します。そうすることによりオーバーシュートを低減してリングングを最小限に抑えることができ、大きな容量性負荷を駆動する際のAD8655/AD8656の安定性が増します。

簡単な補償回路の一例は、単純なRCネットワークからなるスナバです。この回路を設置すると、出力振幅を維持でき、すべてのゲインでアンプが安定します。図57は、オーバーシュートを30%以上低減してリングングを除去するスナバ回路を示しています。スナバを使用した場合、大きな容量性負荷によって生じた帯域幅の損失は回復できません。




図56. 大きな容量性負荷を補償回路なしで駆動した場合




図57. スナバ・ネットワーク




図58. 大きな容量性負荷をスナバ・ネットワークを使用して駆動した場合

THDの値と同相電圧

AD8655/AD8656の全高調波歪み (THD) は、 $1\text{k}\Omega$ の負荷で 0.0007% を大きく下回ります。歪みは、回路の構成、印加電圧、レイアウト、その他の要素によって決まります。




図59. THD+Nテスト回路




図60. THD+Nの周波数特性

AD8655/AD8656

レイアウト、グラウンディング、バイパス処理に関する考慮事項

電源のバイパス処理

電源ピンからはノイズが混入するため、ノイズのない安定したDC電圧を供給できるように配慮する必要があります。バイパス・コンデンサの目的は、すべての周波数帯域で電源とグラウンド間のインピーダンスを低くして、ノイズの大半をシャントまたはフィルタリングすることです。バイパス方式では、0.1 μ Fおよび4.7 μ Fのコンデンサの並列接続によって電源インピーダンスがすべての周波数帯域で最小限に抑えられるように設計します。0.1 μ F (X7RまたはNPO) のチップ・コンデンサが不可欠であり、これをアンプのパッケージに可能な限り近接させて配置する必要があります。4.7 μ Fのタンタル・コンデンサは高周波数バイパス処理ではそれほど重要ではなく、電源入力用として必要となるのは各ボードにつき1個のみの場合がほとんどです。

グラウンディング

高密度実装のPCボードでは、寄生インダクタンスを最小限に抑えるためにグラウンド・プレーン層が重要になります。これによって電流の変化に伴う電圧降下を最小限に抑えることができます。ただし、電流が回路内のどの場所を流れるかを理解することは、効果的な高速回路設計を実現する上で極めて重要です。電流パスの長さは寄生インダクタンスの大きさと正比例するため、パスの高周波数インピーダンスに比例することになります。誘導性グラウンド・リターンで電流が大きく変化すると、望ましくない電圧ノイズが発生します。

高周波数バイパス・コンデンサのリード長は非常に重要であるため、表面実装コンデンサの使用を推奨します。バイパス・グラウンド・パターンで発生する寄生インダクタンスは、バイパス・コンデンサによる低インピーダンス化を妨げます。負荷電流は電源から流れるため、負荷インピーダンス用のグラウンドを物理的にバイパス・コンデンサのグラウンドと同じ位置にする必要があります。低周波数帯域に対して効果を発揮する大容量のコンデンサの場合、電流リターン・パスの距離はあまり重要ではありません。


リーク電流

PCボードの不適切なレイアウト、汚れ、ボードの絶縁材によって、AD8655/AD8656の入力バイアス電流よりもはるかに大きなリーク電流が発生することがあります。入力とそれに近接して走る信号（パターン）との間に電圧差があると、PCボードの絶縁体を通してリーク電流が発生します。たとえば、1V/100G Ω では、10pAのリーク電流が発生することになります。またボード上に少しでも汚れがある場合も、大きなリーク電流が発生する可能性があります（皮脂がよく問題となります）。

リーク電流を大幅に低減するには、入力と同じ電位をもつ部分はその周囲にガード・リングを設けてください。入力ピンとその周辺との間には電位差がないためにリーク電流は発生しません。ガード・リングを完全に効果的なものにするために、できる限り低いインピーダンスで駆動し、多層ボードを使用した場合は、上側および下側のすべての層において入力ピンを完全に囲むようにする必要があります。


リーク電流を発生するもう1つの要因として、絶縁材自体の電荷吸収が挙げられます。入力ピンとガード・リングとの間に使用する材料の量を可能な限り少なくすることで、この吸収量を減らすことができます。Teflon®やセラミックなどの低電荷吸収材（高絶縁材）が必要になることもあります。

外形寸法



JEDEC規格MS-012-AAに準拠
管理寸法はミリメートル。括弧内のインチ寸法は、ミリメートルを丸めて処理した参考用であり、設計用ではありません。

図61. 8ピン標準スモール・アウトライン・パッケージ [SOIC_N]
ナローボディ (R-8)
寸法単位: mm (インチ)



JEDEC規格MO-187-AAに準拠

図62. 8ピン・ミニ・スモール・アウトライン・パッケージ [MSOP]
(RM-8)
寸法単位: mm

オーダー・ガイド

モデル	温度範囲	パッケージ	パッケージ・オプション	マーキング
AD8655ARZ ¹	-40~+125°C	8ピンSOIC_N	R-8	
AD8655ARZ-REEL ¹	-40~+125°C	8ピンSOIC_N	R-8	
AD8655ARZ-REEL7 ¹	-40~+125°C	8ピンSOIC_N	R-8	
AD8655ARMZ-REEL ¹	-40~+125°C	8ピンMSOP	RM-8	A0D
AD8655ARMZ-R2 ¹	-40~+125°C	8ピンMSOP	RM-8	A0D
AD8656ARZ ¹	-40~+125°C	8ピンSOIC_N	R-8	
AD8656ARZ-REEL ¹	-40~+125°C	8ピンSOIC_N	R-8	
AD8656ARZ-REEL7 ¹	-40~+125°C	8ピンSOIC_N	R-8	
AD8656ARMZ-REEL ¹	-40~+125°C	8ピンMSOP	RM-8	A0S
AD8656ARMZ-R2 ¹	-40~+125°C	8ピンMSOP	RM-8	A0S

¹ Z=鉛フリー製品

AD8655/AD8656

D05304-0-6/05(A)-J