

8.0V ~ 35V 入力, 3.0A/1.5A 1ch 降圧 DC/DC コンバータ

BD9873CP-V5 BD9874CP-V5

概要

BD9873CP-V5/BD9874CP-V5は1チャンネル降圧型スイッチングレギュレータで Pch のスイッチング MOSFET を内蔵しています。また、Bi-CMOS プロセスを使用することにより、回路電流 5mA(Typ)、スタンバイ時回路電流 0 μ A(Typ)とセットの低消費電流化に貢献します。

特長

- 高効率のための Pch スwitchング MOS FET 内蔵
- 出力電圧を外付け分割抵抗により設定可能
- ソフトスタート機能内蔵 4ms(Typ)固定
- 過電流保護回路(OCp)、温度保護回路(TSD)内蔵
- スタンバイ端子により出力のオン/オフ可能

用途

TV、プリンター、DVD、プロジェクタ、パチンコ、PC、カーオーディオ、カーナビゲーション、ETC、通信、AV、OA、産業機器等あらゆる分野で使用可能です。

重要特性

- 入力電圧範囲 8.0V~35V
- 出力電圧範囲 1.0V~0.8x(V_{CC}-I_{OUT}xR_{on})V
- 出力電流
BD9873CP-V5 1.5A(Max)
BD9874CP-V5 3.0A(Max)
- スwitchング周波数 110kHz(Typ)
- Pch FET オン抵抗
BD9873CP-V5 1.0 Ω (Typ)
BD9874CP-V5 0.5 Ω (Typ)
- スタンバイ電流 1 μ A(Typ)
- 動作温度範囲 -40°C~+85°C

パッケージ

W (Typ) x D (Typ) x H (Max)



基本アプリケーション回路




Figure 1. 基本アプリケーション回路

端子配置図




Figure 2. 端子配置図

端子説明

Pin No.	Pin Name	Function
1	VCC	電源電圧端子。
2	OUT	内蔵 PMOS FET ドレイン端子。
3	GND	接地端子。
4	INV	出力電圧帰還端子。
5	STBY	オン/オフ制御端子。

ブロック図




Figure 3. ブロック図

絶対最大定格(Ta=25°C)

項目	記号	定格	単位
電源電圧(VCC-GND)	V _{CC}	36	V
STBY-GND 間	V _{STBY}	36	V
OUT-GND 間	V _{OUT}	36	V
INV-GND 間	V _{INV}	5	V
最大スイッチング出力電流	I _{OUT}	1.5 (Note 1) BD9873	A
		3.0 (Note 1) BD9874	A
許容損失	Pd	2.00 (Note 2)	W
動作温度範囲	T _{opr}	-40~+85	°C
保存温度範囲	T _{stg}	-55~+150	°C

(Note 1) Pd、ASO を超えないこと。

(Note 2) IC 単体。1°C 上昇する度に、16mW 減ずる。(25°C 以上)

注意：印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂けるようご検討をお願いします。

推奨動作条件(Ta=-40~+85°C)

項目	記号	規格値			単位	条件
		最小	標準	最大		
電源電圧	V _{CC}	8.0	-	35.0	V	
出力電圧	V _{OUT}	1.0	-	0.8 x (V _{CC} -I _{OUT} x R _{ON})	V	

電気的特性

(特に指定のない限り、Ta=25°C, V_{CC}=12V, V_{OUT}=5V, V_{STBY}=3V)

項目	記号	規格値			単位	条件
		最小	標準	最大		
出力 MOS オン抵抗	R _{ON}	-	1.0	1.5	Ω	BD9873
		-	0.5	1.0	Ω	BD9874
効率	η	80	88	-	%	I _{OUT} =0.5A
発振周波数	f _{OSC}	99	110	121	kHz	
ロードレギュレーション	ΔV _{OUTLOAD}	-	5	40	mV	V _{CC} =20V、 I _{OUT} =0.5~1.5A BD9873
		-	5	40	mV	V _{CC} =20V、 I _{OUT} =1.0~3.0A BD9874
ラインレギュレーション	ΔV _{OUTLOAD}	-	5	25		V _{CC} =10~30V、 I _{OUT} =1.0A
過電流検出電流	I _{OC} P	1.6	-	-	A	BD9873
		3.2	-	-	A	BD9874
INV 端子スレッシュホールド電圧	V _{INV}	0.985	1.00	1.015	V	
INV 端子流出電流	I _{INV}	-	1	2	μA	V _{INV} =1.0V
STBY 端子制御電圧	ON	V _{STBYON}	2.0	-	V _{CC}	V
	OFF	V _{STBYOFF}	-0.3	-	+0.3	V
STBY 端子流入電流	I _{STBY}	5	15	30	μA	V _{STBY} =3V
回路電流	I _{CC}	-	5	12	mA	V _{INV} =2V
スタンバイ電流	I _{ST}	-	0	5	μA	V _{STBY} =0V
ソフトスタート時間	t _{SS}	-	4	20	ms	V _{STBY} =0V → 3V

特性データ(参考データ)

BD9873CP-V5




Figure 4. Efficiency vs Load Current



Figure 5 Output Voltage vs Load Current.
(Over Current Protection)

Figure 6. Switching Frequency vs Temperature




Figure 7. Output Voltage vs Load Current

特性データ(参考データ) - 続き
BD9873CP-V5




Figure 8. Output Voltage vs Supply Voltage




Figure 9. Circuit Current vs Supply Voltage
(I_OUT=No Load)Figure 10. Delta Output Voltage vs Output Current
 $\Delta V_{OUT} - I_{OUT}$ 

Figure 11. Switching Frequency vs Supply Voltage

特性データ(参考データ) - 続き
BD9873CP-V5





Figure 12. INV Pin Threshold Voltage vs Temperature

Figure 13. Circuit Current vs Temperature
 $I_{CC} (STB) - T_a$

波形データ
BD9873CP-V5




Figure 14. Load Response




Figure 15. Start-up Waveform

特性データ(参考データ)

BD9874CP-V5




Figure 16. Efficiency vs Load Current



Figure 17. Output Voltage vs Load Current
(Over Current Protection)

Figure 18. Switching Frequency vs Temperature




Figure 19. Output Voltage vs Load Current

特性データ(参考データ) - 続き
BD9874CP-V5




Figure 20. Output Voltage vs Supply Voltage




Figure 21. Circuit Current vs Supply Voltage
(I_{OUT} =No Load)Figure 22. Delta Output Voltage vs Output Current
 $\Delta V_{OUT} - I_{OUT}$ 

Figure 23. Switching Frequency vs Supply Voltage

特性データ(参考データ) - 続き
BD9874CP-V5





Figure 24. INV Pin Threshold Voltage vs Temperature

Figure 25. Circuit Current vs Temperature
(Icc (STB) – Ta)

波形データ
BD9874CP-V5




Figure 26. Load Response




Figure 27. Start-up Waveform

アプリケーション情報

1. ブロック機能説明

- (1) VREF
VCC 端子に入力された電圧から温度補償された定電圧を生成します。
- (2) OSC
内蔵された抵抗とコンデンサにより発振周波数 110KHz の三角波を生成し、PWM コンパレータへ入力します。
- (3) Error AMP
INV 端子が出力電圧の抵抗分割電圧を検知し、基準電圧と比較をおこない差分電圧を増幅し出力します。
(基準電圧は $1.0V \pm 1.5\%$ です。)
- (4) PWM COMP
PWM COMP はエラーアンプの出力電圧をパルス幅変調波形に変形し DRIVER へ出力します。
- (5) DRIVER
プッシュプルタイプの FET ドライバーが PWM 波形を取り込み、IC に内蔵された Pch MOS FET を駆動します。
- (6) STBY
STBY 端子により出力のオン/オフ制御を行ないます。STBY 電圧が HI の時、設定した電圧を出力します。
- (7) 温度保護回路 (TSD)
TSD 回路は IC を熱暴走や熱による損傷から保護します。TSD 回路はチップ温度を検知し、温度が 175°C に到達すると回路をオフします。TSD 検出と解除には 15°C のヒステリシスが設定してあります。
- (8) 過電流保護回路 (OCP)
OCP 回路は内蔵された Pch MOS FET を流れる電流による VCC - OUT 間の電圧差を検知し、電圧差が OCP 基準値に到達すると OUT をオフします。OCP は自己復帰型であり、ラッチ型ではありません。
- (9) ソフトスタート回路 (SS)
SS 回路に接続された内蔵コンデンサがソフトスタート時間を設定しています。STBY 端子が HI になり IC が起動すると、コンデンサがチャージされます。ソフトスタート時間は約 5ms の長さで設定されています。

2. 基板レイアウト注意点




Figure 28. レイアウト図

- (1) ノイズや効率低下を防ぐ為、VCC - GND 間のコンデンサやショットキーダイオードは出来る限り IC の近くに設置してください。
- (2) 出力電圧の安定性の為、INV - GND 間の抵抗や出力 LC フィルタのコンデンサは同一の GND で接続してください。
(引き廻しが長い場合や、パターンが細い場合などはリンギングや、波形割れの原因となります)

3. アプリケーション部品の選定と設定

(1) コイル L_1

コイルの直列抵抗成分が大きい場合にはアプリケーション効率が低下する可能性があります。また OCP は 1.6A(BD9873)、3.2A(BD9874)以上で動作しますので、出力過負荷やショートによる発熱には注意してください。

コイルの電流定格は $I_{OUT(MAX)} + \Delta I_L$ 以上としてください。

$I_{OUT(MAX)}$: maximum load current

定格電流以上の電流を流しますと、コイルは発熱し、磁気飽和を起こし、効率の低下や発振の原因となります。ピーク電流が、コイルの定格電流を越えないよう、十分マージンをもって、選定してください。

$$\Delta I_L = \frac{(V_{CC} - V_{OUT})}{L_1} \times \frac{V_{OUT}}{V_{CC}} \times \frac{1}{f_{OSC}}$$

L_1 : コイル値

V_{CC} : 入力電圧

V_{OUT} : 出力電圧

ΔI_L : リップル電流

f_{OSC} : 発振周波数

(2) ショットキーダイオード D_1

出来る限り、端子間容量が小さく(逆回復時間が短く)、順方向電圧 V_F の低いショットキーダイオードを選択してください。

(スイッチングノイズやスイッチングロスの減少、また順方向電圧の電圧降下ロスの減少で、ノイズの低減や効率の向上が図れます。)

ダイオードの選択は順方向の最大電流定格、逆方向電圧定格、ダイオードの許容損失に基づきます。

(a) 最大電流定格は最大負荷電流+コイルのリップル電流値(ΔI_L)以上とします。

(b) 逆方向電圧定格は V_{IN} 以上とします。

(c) 逆方向電流 I_R のできるだけ小さいものを選んでください。

特に高温時、 I_R が大きくなり、熱暴走を起こすおそれがあります。

(d) ダイオードの許容損失が定格以内であるものを選択します。

ダイオードの損失 P_{di} は以下の式で表されます。

$$P_{di} = I_{OUT(MAX)} \times V_F \times (1 - V_{OUT} / V_{CC})$$

$I_{OUT(MAX)}$: 負荷電流

V_F : 順方向電圧

V_{OUT} : 出力電圧

V_{CC} : 入力電圧

(3) 出力コンデンサ C_4

出力コンデンサの ESR は次式を満たすものを選択します:

$$ESR \leq \Delta V_L / \Delta I_L$$

ΔV_L : 許容リップル電圧

ΔI_L : リップル電流

また出力容量の許容リップル電流の実効値は次式で計算され、この値に対して十分マージンのあるコンデンサを選択してください。

$$I_{RMS} = \Delta I_L / 2\sqrt{3}$$

I_{RMS} : 出力容量の許容リップル電流の実効値

ΔI_L : リップル電流

出力コンデンサは系の安定性に重要な部品の一つであり、コンデンサの選定によっては、周囲温度や出力電圧設定条件等次第で、期待する特性が得られなくなります。ESR や温度特性、DC バイアス特性など確認の上、十分ご評価ください。

(4) 入力コンデンサ C₁、C₂

入力コンデンサは内蔵 Pch MOS FET オン時に FET コイルを流れる電流の供給源となっています。よって、できるだけ IC に近づけて接続してください。入力コンデンサの設定にはコンデンサの耐圧、許容リップル電流値に十分マージンをとります。入力コンデンサに流れるリップル電流実効値は以下の式で表され、これより十分大きい許容リップル電流値のコンデンサを選択します。

$$I_{RMS} = I_{OUT} \times \sqrt{(1 - V_{OUT} / V_{CC}) \times V_{OUT} / V_{CC}}$$

I_{RMS} : 入力コンデンサの許容リップル電流値

I_{OUT} : 負荷電流

V_{OUT} : 出力電圧

V_{CC} : 入力電圧

(5) コンデンサ C₃

C₃ はアプリケーション周波数特性の安定性を補うためのものです。

C₃ が無い場合には、起動時や負荷急変時のオーバーシュート/アンダーシュートが起こる可能性があります。

必ず 0.47μF を挿入してください。

(6) 抵抗 R₁、R₂

出力電圧は外付け抵抗の抵抗分割により設定されます:

$$V_{OUT} = 1.0(\text{INV スレッショルド電圧}) \times (1 + R_1/R_2)$$

使用する抵抗のオーダーは 10kΩ 以下としてください。

BD9873CP-V5

<推奨部品例>

コイル	L ₁ =100uH : RCR1616(SUMIDA)	
ショットキーバリアダイオード	D ₁ =RB050LA-40(ROHM)	
コンデンサ	C ₁ =100uF	: 電解コンデンサ
	C ₂ =4.7uF	: 積層セラミックコンデンサ
	C ₃ =0.47μF	: 積層セラミックコンデンサ
	C ₄ =680μF	: 電解コンデンサ

BD9874CP-V5

<推奨部品例>

コイル	L ₁ =RCR1616(SUMIDA)	
ショットキーバリアダイオード	D ₁ =RB050LA-40(ROHM)	
コンデンサ	C ₁ =100uF	: 電解コンデンサ
	C ₂ =4.7uF	: 積層セラミックコンデンサ
	C ₃ =0.47μF	: 積層セラミックコンデンサ
	C ₄ =680μF	: 電解コンデンサ

4. Tj(チップジャンクション温度)算出方法

チップジャンクション温度 Tj は IC 外部より測定することが出来ませんが、次に示す式によって算出できます。

チップジャンクション温度 Tj の計算方法

$$T_j = (W \times \theta_{jc}) + T_c$$

W : IC が消費する電力(下式より算出)

θ_{jc} : チップからパッケージ裏面までの熱抵抗

TO220 パッケージの場合、12.5°C/W です

Tc : IC 表面温度(熱電対等で測定する必要があります。)

IC が消費する電力 W の算出方法

$$W = V_{IN} \times I_{IN} - V_{OUT} \times I_{OUT} - V_F \times I_{OUT} \times (1 - V_{OUT} / V_{IN})$$

V_{IN} : 入力電圧

I_{IN} : 入力電流

V_{OUT} : 出力電圧

I_{OUT} : 負荷電流

V_F : ショットキーダイオードの順方向電圧

熱損失について




Figure 29. 熱損失について

入出力等価回路図




Figure 30. 入出力等価回路図

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。その際、デジタル系電源とアナログ系電源は、それらが同電位であっても、デジタル系電源パターンとアナログ系電源パターンは分離し、配線パターンの共通インピーダンスによるアナログ電源へのデジタル・ノイズの回り込みを抑止してください。グラウンドラインについても、同様のパターン設計を考慮してください。

また、LSI のすべての電源端子について電源－グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量ぬけが起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 熱設計について

万一、許容損失を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。本仕様書の絶対最大定格に記載しています許容損失を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなどの対策をして、許容損失を超えないようにしてください。

6. 推奨動作条件について

この範囲であればほぼ期待通りの特性を得ることができる範囲です。電気特性については各項目の条件下において保証されるものです。

7. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

8. 強電磁界中の動作について

強電磁界中でのご使用では、まれに誤動作する可能性がありますのでご注意ください。

9. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

10. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

使用上の注意 — 続き

11. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

12. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。


例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、GND > (端子 A) の時、トランジスタ(NPN)では GND > (端子 B) の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ(NPN)では、GND > (端子 B) の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND(P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。

Figure 31. モノリシック IC 構造例



13. 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。許容損失範囲内でご使用いただきますが、万が一許容損失を超えた状態が継続すると、チップ温度 T_j が上昇し温度保護回路が動作し出力パワー素子が OFF します。その後チップ温度 T_j が低下すると回路は自動で復帰します。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計などは、絶対に避けてください。


発注形名情報

B D 9 8 7 x C P - V 5											-	E 2	
形名			パッケージ			包装、フォーミング仕様							
9873			CP-V5: TO220CP-V5			E2：リール状エンボステーパーピング							
9874													

ラインアップ

Maximum Output Current (Max)	Part Number Marking	Package		Orderable Part Number
1.5 A	BD9873CP	TO220CP-V5	Reel of 500	BD9873CP-V5E2
3.0 A	BD9874CP	TO220CP-V5	Reel of 500	BD9874CP-V5E2


標印図



外形寸法図と包装・フォーミング仕様


Package Name

TO220CP-V5



<包装仕様>

包装形態	エンボステーピング
包装数量	500pcs
包装方向	E2 (リールを左手に持ち、右手でテープを引き出したときに) 製品の1番ピンが左下にくる方向



改訂記録

日付	Revision	改訂内容
2014.11.05	001	新規作成

ご注意

ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を意図して設計・製造されております。従いまして、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険若しくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、輸送機器、交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。従いまして、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂ 等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用。
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実にを行うことをお勧め致します)、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。
 - ⑧本製品が結露するような場所でのご使用。
4. 本製品は耐放射線設計はなされておられません。
5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
6. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
7. 許容損失(Pd)は周囲温度(Ta)に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、ディレーティングカーブ範囲内であることをご確認ください。
8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
2. はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。従いまして、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施の上、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ①潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ②推奨温度、湿度以外での保管
 - ③直射日光や結露する場所での保管
 - ④強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認した上でご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行った上でご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに QR コードが印字されていますが、QR コードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームにお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。従いまして、上記第三者の知的財産権侵害の責任、及び本製品の使用により発生するその他の責任に関し、ロームは一切その責任を負いません。
2. ロームは、本製品又は本資料に記載された情報について、ローム若しくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社若しくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。