

2.7V~5.5V 入力 1.0A MOSFET 内蔵 1ch 同期整流 降圧 DC/DC コンバータ

BD9B100MUV

概要

BD9B100MUV は低 ON 抵抗のパワー-MOSFET を内蔵した同期整流降圧型スイッチングレギュレータです。最大 1A の電流を出力することが可能です。軽負荷時に低消費動作を行う独自の固定オンタイム制御方式を採用しているため待機時電力を抑えたい機器に最適です。発振周波数が高速なため小型インダクタンスの使用が可能です。固定オンタイム制御 DC/DC コンバータのため高速な過渡応答性能を持ちます。

特長

- 同期整流型 1ch DC/DC コンバータ
- Deep-SLLM 対応 固定オンタイム制御
- 過電流保護
- 短絡保護
- 過熱遮断保護
- 低電圧誤動作防止
- 可変ソフトスタート機能
- パワーグッド出力
- VQFN016V3030 パッケージ (裏面放熱)

用途

- DSP や FPGA、マイクロプロセッサなどの降圧電源
- ラップトップ PC/タブレット PC/サーバー
- 液晶 TV
- ストレージ機器 (HDD/SSD)
- プリンタや OA 機器、電話機
- アミューズメント機器
- 分配電源、二次側電源

重要特性

- 入力電圧範囲 : 2.7V ~ 5.5V
- 出力電圧範囲 : 0.8V ~ $V_{PVIN} \times 0.8V$
- 出力電流 : 1A (Max)
- スwitching 周波数 : 2MHz/1MHz (Typ)
- 上側 MOSFET ON 抵抗 : 70mΩ (Typ)
- 下側 MOSFET ON 抵抗 : 70mΩ (Typ)
- スタンバイ電流 : 0μA (Typ)

パッケージ

VQFN016V3030

W (Typ) x D (Typ) x H (Max)

3.00mm x 3.00mm x 1.00mm



基本アプリケーション回路




Figure 1. アプリケーション回路

端子配置図




Figure 2. 端子配置図

端子説明

端子番号	記号	機能
1, 2	PVIN	スイッチングレギュレータの供給電源端子です。 この端子はスイッチングレギュレータの出力段に電源を供給します。 推奨として 10 μ F 以上のセラミックコンデンサを接続してください。
3, 4	PGND	スイッチングレギュレータ出力段のグラウンド端子です。
5	AGND	制御用回路のグラウンド端子です。
6	FB	エラーアンプ及びメインコンパレータの反転入力ノードです。 出力電圧設定の抵抗値は 22 ページを参照してください。
7	FREQ	スイッチング周波数設定用端子です。この端子をグラウンドに接続すると、2MHz 相当の固定オンタイムを生成し、スイッチング動作します。この端子を AVIN に接続すると、1MHz 相当の固定オンタイムを生成し、スイッチング動作します。この端子は終端する必要があります。
8	MODE	スイッチング制御モード設定端子です。この端子を AVIN に接続すると、デバイスは強制的に固定周波数モードで動作します。この端子をグラウンド接続にすると、Deep-SLLM 制御が有効となり、Deep-SLLM 制御と固定周波数モードを自動的に遷移します。AVIN またはグラウンドへ固定してご使用ください。
9	SS	ソフトスタート時間設定端子です。この端子に接続するコンデンサ値によって出力電圧の立ち上がり時間を可変できます。定数設定方法は 23 ページを参照してください。
10, 11, 12	SW	スイッチノードです。上側 MOS FET のソース、下側 MOS FET のドレインに接続されています。この端子と BOOT 端子間にブートストラップコンデンサ 0.1 μ F を接続します。また、インダクタを直流重畳特性に注意して接続してください。 インダクタ値は、1.5 μ H (FREQ=L (2MHz)), 2.2 μ H (FREQ=H(1MHz)) を推奨します。
13	BOOT	ブートストラップ用端子です。この端子と SW 端子の間にブートストラップコンデンサ 0.1 μ F を接続します。このコンデンサの電圧が上側 MOSFET のゲート駆動電圧になります。
14	PGD	パワーグッド端子です。オープンドレイン出力のため抵抗で電源にプルアップして使用します。定数設定方法は 17 ページを参照してください。FB 端子電圧が 0.8V の 80% 以上の電圧に達すると内部の Nch MOS FET が OFF し、出力が High になります。
15	EN	イネーブル端子です。この端子を Low (0.3V 以下)にすると、デバイスが強制的にシャットダウンモードになります。この端子を High (2.0V 以上)にすると、デバイスがイネーブルになります。この端子は終端する必要があります。
16	AVIN	スイッチングレギュレータの制御回路用電源端子です。 推奨値として 0.1 μ F のセラミックコンデンサを接続してください。
裏面	E-Pad	裏面放熱用パッドです。複数のビアを使用して内部の PCB グラウンドプレーンに接続することで優れた放熱特性が得られます。

ブロック図




Figure 3. ブロック図

各ブロック動作説明

- VREF
内部基準電圧を生成するブロックです。
- UVLO
低電圧誤動作防止ブロックです。VIN が 2.45V (Typ)以下で IC をシャットダウンします。なお、本スレッシュホールド電圧は 100mV (Typ)のヒステリシスを持っています。
- TSD
熱保護ブロックです。熱保護回路は IC 内部が 175°C (Typ)以上になるとシャットダウンします。また、温度が低下すると、25°C (Typ)のヒステリシスをもって復帰します。
- Soft Start
起動時の電流に制限をかけながら緩やかに出力電圧が立ち上がるため、出力電圧のオーバーシュートや突入電流を防ぐことができます。内蔵ソフトスタート機能を持ち、SS 端子 OPEN 時は 1m sec (Typ)で立ち上がります。
- Control Logic + DRV
DC/DC ドライバブロックです。On Time ブロックからの信号を入力し、MOSFET を駆動します。
- PGOOD
FB 端子電圧が 0.8V の 80%以上の電圧に達すると、内蔵のオープンドレイン出力の Nch MOSFET がオフし、出力が High になります。
- OCP/SCP
ソフトスタート完了後、出力電圧が設定電圧の 70% (Typ)以下になった状態で、High side FET に流れる電流が過電流リミット値に達した場合その回数をカウントします。そして、1024 回カウントされると 1m sec (Typ)間動作を停止し、その後には再起動します。カウント値は出力電圧が設定電圧の 80% (Typ)以上になるか、または EN、UVLO、SCP 機能による再起動時にリセットされます。
- Error Amplifier
内部基準電圧と FB 端子電圧が等しくなるように Main Comparator 入力を調整します。
- Main Comparator
Error Amplifier 出力と FB 端子電圧を比較し FB 端子電圧が低くなると High を出力し On Time ブロックに出力電圧が制御電圧よりも下がったことを伝えます。
- On Time
On Time を生成するブロックです。Main Comparator 出力が High になると所望の On Time を生成します。入出力電圧が変化しても、周波数変動を抑制するように On Time を調整します。

絶対最大定格 (Ta = 25°C)

項目	記号	定格	単位
電源電圧	VPVIN, VAVIN	-0.3 ~ +7	V
EN 端子電圧	VEN	-0.3 ~ +7	V
MODE 端子電圧	VMODE	-0.3 ~ +7	V
FREQ 端子電圧	VFREQ	-0.3 ~ +7	V
PGD 端子電圧	VPGD	-0.3 ~ +7	V
BOOT-GND 間電圧	VBOOT	-0.3 ~ +14	V
BOOT-SW 間電圧	ΔV_{BOOT}	-0.3 ~ +7	V
FB 端子電圧	VFB	-0.3 ~ +7	V
SW 電圧	VSW	-0.3 ~ VPVIN + 0.3	V
出力電流	IOUT	1.5	A
許容損失 ^(Note 1)	Pd	2.66	W
動作温度範囲	Topr	-40 ~ +85	°C
保存温度範囲	Tstg	-55 ~ +150	°C

(Note 1) Ta=25°C 以上は、21.3mW/°C で軽減。70×70×1.6mm 4層ガラスエポ基板実装時。

注意：印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂けるようご検討をお願いします。

推奨動作条件 (Ta = -40°C to +85°C)

項目	記号	最小	標準	最大	単位
電源電圧	VPVIN, VAVIN	2.7	-	5.5	V
出力電流 ^(Note 2)	IOUT	-	-	1	A
出力電圧設定範囲	VRANGE	0.8	-	VPVIN × 0.8	V

(Note 2) Pd, ASO を超えないこと。

電氣的特性 (特に指定のない限り Ta=25°C, V_{AVIN} = V_{PVIN} = 5V, V_{EN} = 5V, V_{MODE}=GND)

項目	記号	最小	標準	最大	単位	条件
AVIN pin 部						
スタンバイ時回路電流	ISTB	-	0	10	μA	EN=GND
動作静止電流	ICC	-	35	50	μA	FREQ=AVIN, I _{OUT} =0mA スイッチング停止時
UVLO 検出電圧	VUVLO1	2.35	2.45	2.55	V	V _{IN} falling
UVLO 解除電圧	VUVLO2	2.425	2.55	2.7	V	V _{IN} rising
UVLO ヒステリシス電圧	VUVLOHYS	50	100	200	mV	
Enable 部						
EN 入力 high level 電圧	VENH	2.0	-	-	V	
EN 入力 low level 電圧	VENL	-	-	0.3	V	
EN 流入電流	IEN	-	0	10	μA	EN=5V
基準電圧部、エラーアンプ部						
FB 端子電圧	VFB	0.792	0.8	0.808	V	
FB 入力バイアス電流	IFB	-	-	1	μA	FB=0.8V
ソフトスタート (内蔵)時間	TSS	0.5	1.0	2.0	ms	内部定数時
ソフトスタート端子電流	ISS	0.5	1.0	2.0	μA	
制御部						
FREQ 入力 high level 電圧	VFRQH	V _{AVIN} -0.3	-	-	V	
FREQ 入力 low level 電圧	VFRQL	-	-	0.3	V	
MODE 入力 High level 電圧	VMODEH	V _{AVIN} -0.3	-	-	V	
MODE 入力 low level 電圧	VMODEL	-	-	0.3	V	
On time1	ONT1	96	120	144	ns	V _{OUT} =1.2V, FREQ=GND, V _{MODE} =AVIN.
On time2	ONT2	192	240	288	ns	V _{OUT} =1.2V, FREQ=AVIN, V _{MODE} =AVIN
パワーグッド部						
パワーグッド Rising 電圧	VPGDH	75	80	85	%	FB rising, VPGDH=FB/VFBx100
パワーグッド Falling 電圧	VPGDL	65	70	75	%	FB falling, VPGDL=FB/VFBx100
出力リーク電流	ILKPGD	-	0	5	μA	PGD=5V
Power Good ON 抵抗	RPGD	-	100	200	Ω	
Power Good low level 電圧	PGDVL	-	0.1	0.2	V	I _{PGD} =1mA
SW 部						
High side FET ON 抵抗	RONH	-	70	120	mΩ	BOOT-SW=5V
Low side FET ON 抵抗	RONL	-	70	120	mΩ	
High side 出力リーク電流	RILH	-	0	10	μA	スイッチング停止時
Low side 出力リーク電流	RILL	-	0	10	μA	スイッチング停止時

特性データ (参考データ)




Figure 4. 動作静止時回路電流 vs 温度




Figure 5. スタンバイ時回路電流 vs 温度




Figure 6. 効率 vs 負荷電流




Figure 7. 効率 vs 負荷電流

特性データ (参考データ) - 続き




Figure 8. 効率 vs 負荷電流




Figure 9. 効率 vs 負荷電流




Figure 10. FB 端子電圧 vs 温度




Figure 11. UVLO スレッシュホールド電圧 vs 温度

特性データ (参考データ) - 続き




Figure 12. EN スレッシュホールド電圧 vs 温度




Figure 13. EN 流入電流 vs 温度




Figure 14. FREQ スレッシュホールド電圧 vs 温度




Figure 15. FREQ 流入電流 vs 温度

特性データ (参考データ) - 続き




Figure 16. MODE スレッシュホールド電圧 vs 温度




Figure 17. MODE 流入電流 vs 温度




Figure 18. High Side FET ON 抵抗 vs 温度




Figure 19. Low Side FET ON 抵抗 vs 温度

特性データ (参考データ) - 続き




Figure 20. PGD スレッシュヨルド電圧 vs 温度




Figure 21. PGD ON 抵抗 vs 温度




Figure 22. ソフトスタート時間 vs 温度




Figure 23. SS 端子電流 vs 温度

特性データ (参考データ) - 続き




Figure 24. スイッチング周波数 vs 負荷電流




Figure 25. スイッチング周波数 vs 負荷電流




Figure 26. スイッチング周波数 vs 入力電圧




Figure 27. スイッチング周波数 vs 入力電圧

特性データ (参考データ) ー 続き




Figure 28. EN 起動波形
(FREQ=H (1MHz), RLOAD=1.2Ω)

Figure 29. EN シャットダウン波形
(FREQ=H (1MHz), RLOAD=1.2Ω)




Figure 30. VIN 起動波形
(FREQ=H (1MHz), RLOAD=1.2Ω)

Figure 31. VIN シャットダウン波形
(FREQ=H (1MHz), RLOAD=1.2Ω)

特性データ (参考データ) ー 続き




Figure 32. スイッチング波形
(VIN=5V, VOUT=1.2V, FREQ=L (2MHz), IOUT=0.1A)




Figure 33. スイッチング波形
(VIN=5V, VOUT=1.2V, FREQ=L (2MHz), IOUT=1A)




Figure 34. スイッチング波形
(VIN=5V, VOUT=1.2V, FREQ=H (1MHz), IOUT=0.2A)




Figure 35. スイッチング波形
(VIN=5V, VOUT=1.2V, FREQ=H (1MHz), IOUT=1A)

特性データ (参考データ) - 続き




Figure 36. ラインレギュレーション
($V_{OUT}=1.2V$, $L=2.2\mu H$, $FREQ=H$ (1MHz))




Figure 37. ロードレギュレーション
($V_{IN}=5V$, $V_{OUT}=1.2V$, $L=2.2\mu H$, $FREQ=H$ (1MHz))




Figure 38. 負荷応答波形 $I_{OUT}=0.1A - 1A$
($V_{IN}=5V$, $V_{OUT}=1.2V$, $FREQ=L$ (2MHz), $MODE=L$, $C_{OUT}=\text{Ceramic } 22\mu F$)




Figure 39. 負荷応答波形 $I_{OUT}=0A - 1A$
($V_{IN}=5V$, $V_{OUT}=1.2V$, $FREQ=L$ (2MHz), $MODE=H$, $C_{OUT}=\text{Ceramic } 22\mu F$)

1. 基本動作

(1) DC/DC コンバータ動作

BD9B100MUV は固定オンタイム制御方式により高速過渡応答を実現した、降圧型同期整流スイッチングレギュレータです。重負荷状態では Pulse Width Modulation (PWM)モードでスイッチング動作し、負荷が軽い時は効率を向上させるように Deep-SLLM (Simple Light Load Mode)制御を行っています。




Figure 40. 効率特性 (Deep-SLLM 制御、PWM 制御)

① Deep-SLLM 制御によるスイッチングパルス間引き波形




Figure 41. Deep-SLLM 制御時 SW 波形
($V_{IN} = 5.0V$, $V_{OUT} = 1.2V$, $I_{OUT} = 100mA$)

② PWM 制御によるスイッチング波形




Figure 42. PWM 制御時 SW 波形)
($V_{IN}=5.0V$, $V_{OUT}=1.2V$, $I_{OUT}=1A$)

(2) イネーブル制御

EN 端子に印加される電圧によって、IC のシャットダウンをコントロールできます。VEN が 2.0V (MIN) に達すると内部回路が動作し IC が起動します。EN 端子にてシャットダウン制御を行う場合は、シャットダウン区間 (EN の Low 区間) を 100 μ s 以上に設定してください。




Figure 43. イネーブル制御中の ON/OFF 切り替え推移

(3) パワーグッド機能

出力電圧が設定電圧の 80%以上の電圧に達すると PGD 端子に内部接続されているオープンドレイン NMOS FET が OFF し、PGD 端子が Hi-z 状態になります。また出力電圧が設定電圧の 70%以下になるとオープンドレイン NMOS FET が ON し PGD 端子は 100 Ω で pull-down します。10k Ω ~100k Ω 程度の抵抗で電源に pull-up してご使用ください。




Figure 44. パワーグッド機能 タイミングチャート

(4) ソフトスタート機能

EN 端子を High にすると、ソフトスタート機能が動作し出力電圧を緩やかに立ち上げます。また、ソフトスタート機能により出力電圧のオーバーシュートや突入電流を防ぐことができます。出力電圧の立ち上がり時間は SS 端子オープン時 1m sec (Typ.) になります。SS 端子にコンデンサを接続することで立ち上がり時間を 1m sec 以上にすることが可能です。立ち上がり時間の設定方法は 23 ページをご参照ください。




Figure 45. ソフトスタートタイミングチャート

2 保護機能

保護回路は突発的な事故による破壊防止に有効なもので連続的な保護動作でのご使用はしないでください。

(1) 過電流保護 (OCP) / 短絡保護機能 (SCP)

過電流保護機能は、上側 MOS FET を流れる電流をスイッチング周期 1 サイクルごとに On / Off Duty を制限することで実現します。過電流保護動作の設計値は 2.5A (Typ) です。また、FB 端子電圧が内部基準電圧の 70% 以下の電圧に達した状態で過電流保護機能が 1024 サイクル動作すると、短絡保護機能 (SCP) が動作し一定時間スイッチングを停止したあと再び起動を開始します。スイッチング停止時間は、ソフトスタート時間と同じになります。したがって、SS 端子オープン時は 1ms (Typ) となります。ただし、起動中は SCP 動作条件が成立していても短絡保護機能は動作しません。

表 1 過電流 / 短絡保護機能

EN 端子	PGD	起動	過電流保護機能	短絡保護機能
2.0V 以上	L	起動中	有効	無効
		起動完了	有効	有効
	H	*	有効	無効
0.3V 以下	*	*	無効	無効




Figure 46. 短絡保護機能 (SCP) タイミングチャート

(2) 低電圧誤動作防止 (UVLO)

低電圧誤動作防止回路は AVIN 端子電圧をモニタします。

AVIN 端子電圧が 2.45V (Typ)以下の時、スタンバイ状態になります。

AVIN 端子電圧が 2.55V (Typ)以上の時、起動動作になります。




Figure 47. UVLO タイミングチャート

(3) サーマルシャットダウン機能

チップ温度が $T_j=175^{\circ}\text{C}$ (Typ)を超えると DC/DC コンバータの出力を停止します。また、温度が低下すると、 25°C (Typ) のヒステリシスをもって復帰します。熱遮断回路は、あくまでも $T_{j\text{max}}=150^{\circ}\text{C}$ を超えた異常状態下での熱的暴走から IC を遮断する事を目的とした回路であり、セットの保護及び保障を目的とはしておりません。よって、この回路の機能を利用したセットの保護設計はしないでください。

応用回路例




Figure 48. アプリケーション回路

表 2. 推奨部品値 ($V_{IN}=5V$, $FREQ=H$ (1MHz))

参照番号	VOUT					備考
	1.0V	1.2V	1.5V	1.8V	3.3V	
R5	100k Ω	100k Ω	100k Ω	100k Ω	100k Ω	-
R7	75k Ω	75k Ω	160k Ω	150k Ω	160k Ω	-
R8	300k Ω	150k Ω	180k Ω	120k Ω	51k Ω	-
C2	10 μ F	10 μ F	10 μ F	10 μ F	10 μ F	10V, X5R, 3216
C4	0.1 μ F	0.1 μ F	0.1 μ F	0.1 μ F	0.1 μ F	25V, X5R, 1608
C8	0.1 μ F	0.1 μ F	0.1 μ F	0.1 μ F	0.1 μ F	-
C9	22 μ F	22 μ F	22 μ F	22 μ F	22 μ F	6.3V, X5R, 3225
C14	120pF	120pF	150pF	180pF	180pF	-
L1	2.2 μ H	2.2 μ H	2.2 μ H	2.2 μ H	2.2 μ H	TOKO, FDSD0420

表 3. 推奨部品値 ($V_{IN}=5V$, $FREQ=L$ (2MHz))

参照番号	VOUT					備考
	1.0V	1.2V	1.5V	1.8V	3.3V	
R5	100k Ω	100k Ω	100k Ω	100k Ω	100k Ω	-
R7	75k Ω	75k Ω	160k Ω	150k Ω	160k Ω	-
R8	300k Ω	150k Ω	180k Ω	120k Ω	51k Ω	-
C2	10 μ F	10 μ F	10 μ F	10 μ F	10 μ F	10V, X5R, 3216
C4	0.1 μ F	0.1 μ F	0.1 μ F	0.1 μ F	0.1 μ F	25V, X5R, 1608
C8	0.1 μ F	0.1 μ F	0.1 μ F	0.1 μ F	0.1 μ F	-
C9	22 μ F	22 μ F	22 μ F	22 μ F	22 μ F	6.3V, X5R, 3225
C14	100pF	100pF	100pF	120pF	120pF	-
L1	1.5 μ H	1.5 μ H	1.5 μ H	1.5 μ H	1.5 μ H	TOKO, FDSD04200

アプリケーション部品選定方法

1.出力 LC フィルタ定数

DC/DC コンバータでは、負荷に連続的な電流を供給するために、出力電圧の平滑化用の LC フィルタが必要です。BD9B100MUV はインダクタンス値 $L=1.5\mu\text{H}$ (FREQ=L (2MHz)), $2.2\mu\text{H}$ (FREQ=H (1MHz)) を使用してください。




Figure 49. インダクタに流れる電流波形




Figure 50. 出力 LC フィルタ回路

ここで $V_{IN} = 5\text{V}$, $V_{OUT} = 1.2\text{V}$, $L = 2.2\mu\text{H}$, スイッチング周波数 $F_{OSC} = 1\text{MHz}$ で計算するとコイルリップル電流 ΔI_L は次式になります。

$$\Delta I_L = V_{OUT} \times (V_{IN} - V_{OUT}) \times \frac{1}{V_{IN} \times F_{OSC} \times L} = 414[\text{mA}]$$

また、使用するコイルの飽和電流は、最大出力電流にコイルリップル電流 ΔI_L の $1/2$ を足し合わせた電流よりも大きいものを選択してください。

出力キャパシタ C_{OUT} は、出力リップル電圧特性に影響を与えます。必要とされるリップル電圧特性を満たせるように出力キャパシタ C_{OUT} を選定してください。

出力リップル電圧は次式で表されます。

$$\Delta V_{RPL} = \Delta I_L \times \left(R_{ESR} + \frac{1}{8 \times C_{OUT} \times F_{OSC}} \right) [\text{V}]$$

ここで R_{ESR} は出力キャパシタの等価直列抵抗。

※コンデンサの定格は出力電圧に対して十分なマージンをもって選定してください。

ESR は小さい方が出力リップル電圧を小さくすることができます。

22 μF 程度のセラミックコンデンサをご使用ください。

* 出力キャパシタ C_{OUT} の値を選定する際は、 C_{OUT} 以外に V_{OUT} に接続されるキャパシタ値 C_{LOAD} に注意してください。 C_{OUT} 以外に V_{OUT} に接続可能な最大キャパシタ値 $C_{LOAD}(\text{Max})$ は下の条件式より算出してください。

$$\text{起動時のコイルリップル電流最大値 } I_{L\text{START}} < \text{電流制限スレッシュヨルド } 1.5 [\text{A}] (\text{Min})$$

ここで、起動時のコイルリップル電流最大値 ($I_{L\text{START}}$) は次式で表されます。

$$I_{L\text{START}} = \text{起動時出力最大負荷電流}(I_{O\text{MAX}}) + \text{出力キャパシタへの充電電流}(I_{\text{CAP}}) + \frac{\Delta I_L}{2}$$

また、出力キャパシタへの充電電流は次式で表されます。

$$I_{CAP} = \frac{(C_{OUT} + C_{LOAD}) \times V_{OUT}}{T_{SS}} [A]$$

上式より、 $V_{IN}=5V$, $V_{OUT}=3.3V$, $L=2.2\mu H$, スイッチング周波数 $F_{OSC}=800kHz$ (Min), 出力キャパシタ $C_{OUT}=22\mu F$, ソフトスタート時間 $T_{SS}=0.5ms$ (Min), ソフトスタート中の出力負荷電流 $I_{OSS}=1A$ 時の V_{OUT} に接続可能な最大出力負荷容量 C_{LOAD} (Max) を計算すると次式になります。

$$C_{LOAD}(max) < \frac{(1.5 - I_{OSS} - \Delta I_L/2) \times T_{SS}}{V_{OUT}} - C_{OUT} = 5.46 [\mu F]$$

C_{LOAD} の値が大きく上式を満たせない場合、

$$C_{LOAD}(max) < \frac{(1.5 - I_{OSS} - \Delta I_L/2) \times V_{FB}}{V_{OUT} \times I_{SS}} \times C_{SS} - C_{OUT}$$

を満たすよう C_{SS} のキャパシタの値を調整してください。(C_{SS} に接続するキャパシタの値とソフトスタート時間 T_{SS} の関係式は以下の(3)ソフトスタート設定の項目を参照してください。)

$V_{IN}=5V$, $V_{OUT}=3.3V$, $L=2.2\mu H$, $I_{OSS}=1A$, スイッチング周波数 $F_{OSC}=800kHz$ (Min), 出力キャパシタ $C_{OUT}=22\mu F$, $V_{FB}=0.792V$ (Max), $I_{SS}=2.0\mu A$ (Max) の時, $C_{LOAD}=220\mu F$ を接続する場合 C_{SS} に接続するキャパシタは次式になります。

$$C_{SS} > \frac{V_{OUT} \times I_{SS}}{(1.5 - I_{OSS} - \Delta I_L/2) \times V_{FB}} \times (C_{LOAD} + C_{OUT}) = 0.011 [\mu F]$$

2. 出力電圧設定

フィードバック抵抗比によって出力電圧値を設定できます。
安定動作のためフィードバック抵抗 R_1 は $20k\Omega$ 以上を推奨します。




Figure 51. フィードバック抵抗回路

$$V_{OUT} = \frac{R_1 + R_2}{R_2} \times 0.8 [V]$$

$$R_2 = \frac{0.8}{V_{OUT} - 0.8} \times R_1 [\Omega]$$

$$0.8 [V] \leq V_{OUT} \leq (V_{PVIN} \times 0.8) [V]$$

3. ソフトスタート設定

EN 端子を High にすると、ソフトスタート機能が働き起動時の電流に制限をかけながら緩やかに出力電圧が立ち上がりますので、出力電圧のオーバーシュートや突入電流を防ぐことができます。立ち上がり時間は SS 端子に接続するコンデンサの定数に依存します。

$$T_{SS} = (C_{SS} \times V_{FB}) / I_{SS}$$

$$C_{SS} = (I_{SS} \times T_{SS}) / V_{FB}$$

T_{SS} : ソフトスタート時間

C_{SS} : ソフトスタート時間端子接続コンデンサ

V_{FB} : FB端子電圧0.8V(Typ)

I_{SS} : ソフトスタート端子ソース電流1.0 μ A(Typ)

ここで $C_{SS} = 0.01 \mu F$ とすると

$$\begin{aligned} T_{SS} &= (0.01[\mu F] \times 0.8[V]) / 1.0[\mu A] \\ &= 8.0[\text{msec}] \end{aligned}$$

コンデンサを接続せず、OPEN、または High にしたまま EN 端子を High にすると 1m sec (Typ)の時間で出力電圧は立ち上がります。

4. FB コンデンサ

一般的に固定 ON Time 制御 (ヒステリシス制御)では FB 電圧にコンパレータが安定に動作するために十分なリップル電圧が必要となります。本 IC は IC 内部で FB 電圧にリップル電圧を注入することにより、低 ESR の出力コンデンサに対応するように設計されております。適切なリップルを注入するため FB コンデンサは下記の式の範囲で設定してください。

$$\frac{V_{OUT} \times (1 - \frac{V_{OUT}}{V_{IN}})}{f_{SW} \times 7.5 \times 10^3} < C_{FB} < \frac{V_{OUT} \times (1 - \frac{V_{OUT}}{V_{IN}})}{f_{SW} \times 3.6 \times 10^3}$$

V_{IN} : 入力電圧

V_{OUT} : 出力電圧

f_{SW} : スイッチング周波数

PCB レイアウト設計について

降圧 DC/DC コンバータでは、パルス状の大電流が2つのループを流れます。1つ目のループは、上側の FET が ON している時に流れるループで、入力キャパシタ C_{IN} より始まり、FET、インダクタ L、出力キャパシタ C_{OUT} を通り、 C_{OUT} の GND から C_{IN} の GND へと帰ります。2つ目のループは、下側の FET が ON している時に流れるループで、下側の FET より始まり、インダクタ L、出力キャパシタ C_{OUT} を通り C_{OUT} の GND から下側の FET の GND へと帰ります。これら2つのループをできるだけ太く短くトレースすることで、ノイズを減らし、効率を上げることができます。特に入力キャパシタ、出力キャパシタは GND プレーンに接続することをお勧めします。PCB レイアウトによって、DC/DC コンバータは、その発熱・ノイズ・効率特性すべてに大きな影響を与えます。




Figure.52 降圧コンバータの電流ループ

そのため、PCB レイアウトを設計する際には、以下に挙げる点を特に注意して設計してください。

- ・入力キャパシタは、IC の PVIN 端子に可能な限り近く IC と同じ面に配置してください。
- ・PCB 上に使用していないエリアがある場合は、IC や周辺部品の放熱を助けるため GND ノードの銅箔プレーンを配置してください。
- ・SW 等のスイッチングノードは、他ノードへの AC 結合によるノイズの影響が懸念されるため、コイルに可能な限り太く短くトレースしてください。
- ・FB につながるラインは、SW のノードとは可能な限り離してください。
- ・出力キャパシタは入力から高調波ノイズの影響を避けるため、入力コンデンサから離して配置して下さい。

熱損失について

許容損失カーブに入る事を十分考慮の上、基板パターン、周辺回路の設計が必要です。





Figure 53. 熱軽減特性
(VQFN016V3030)

- (1) 4層基板(表層放熱銅箔 5505mm²)
(各層に銅箔積層)
 $\theta_{JA} = 47.0^{\circ}\text{C/W}$
- (2) 4層基板(表層放熱銅箔 6.28mm²)
(各層に銅箔積層)
 $\theta_{JA} = 70.62^{\circ}\text{C/W}$
- (3) 1層基板(表層放熱銅箔 6.28mm²)
 $\theta_{JA} = 201.6^{\circ}\text{C/W}$
- (4) IC 単体時
 $\theta_{JA} = 462.9^{\circ}\text{C/W}$

入出力等価回路図



使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れる等の対策を施してください。

2. 電源ラインについて

基板パターン設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。その際、デジタル系電源とアナログ系電源は、それらが同電位であっても、デジタル系電源パターンとアナログ系電源パターンは分離し、配線パターンの共通インピーダンスによるアナログ電源へのデジタル・ノイズの回り込みを抑制してください。グラウンドラインについても、同様のパターン設計を考慮してください。

また、LSI のすべての電源端子について電源-グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量ぬげが起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 熱設計について

万一、許容損失を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。本仕様書の絶対最大定格に記載しています許容損失は、70mm x 70mm x 1.6mm ガラスエポキシ基板実装時、放熱板なし時の値であり、これを超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用する等の対策をして、許容損失を超えないようにしてください。

6. 推奨動作条件について

この範囲であればほぼ期待通りの特性を得ることが出来る範囲です。電気特性については各項目の条件下において保証されるものです。推奨動作範囲内であっても電圧、温度特性を示します。

7. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

8. 強電磁界中の動作について

強電磁界中でのご使用では、まれに誤動作する可能性がありますのでご注意ください。

9. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

10. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けられた場合、IC が破壊する恐れがあります。また、出力と電源およびグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

使用上の注意 — 続き

11. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

12. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、GND > (端子 A) の時、トランジスタ (NPN) では GND > (端子 B) の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ (NPN) では、GND > (端子 B) の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND (P 基板) より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 54. モノリシック IC 構造例

13. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮の上定数を決定してください。

14. 安全動作領域について

本製品を使用する際には、出力トランジスタが絶対最大定格及び ASO を越えないよう設定してください。

15. 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。許容損失範囲内でご使用いただきますが、万が一許容損失を超えた状態が継続すると、チップ温度 T_j が上昇し温度保護回路が動作し出力パワー素子が OFF します。その後チップ温度 T_j が低下すると回路は自動で復帰します。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計等は、絶対に避けてください。


16. 過電流保護回路について

出力には電流能力に応じた過電流保護回路が内蔵されているため、負荷ショート時には IC 破壊を防止しますが、この保護回路は突発的な事故による破壊防止に有効なもので、連続的な保護回路動作、過渡時でのご使用に対応するものではありません。

発注形名情報






標印図



外形寸法図と包装・フォーミング仕様


Package Name	VQFN016V3030
--------------	--------------



(UNIT : mm)
 PKG : VQFN016V3030
 Drawing No. EX460-5001-2

<包装仕様>

包装形態	エンボステーピング
包装数量	3000pcs
包装方向	E2 (リールを左手に持ち、右手でテープを引き出したときに 製品の1番ピンが左上にくる方向)



※ご発注の際は、包装数量の倍数でお願い致します。

改訂履歴

日付	版	変更内容
2014.07.16	001	新規作成

ご注意

ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を意図して設計・製造されております。従いまして、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険若しくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、輸送機器、交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。従いまして、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用。
 - ⑦はんだ付けの後に洗浄を行わない場合（無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実にを行うことをお勧め致します）、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。
 - ⑧本製品が結露するような場所でのご使用。
4. 本製品は耐放射線設計はなされておられません。
5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
6. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
7. 許容損失(Pd)は周囲温度(Ta)に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、ディレーティングカーブ範囲内であることをご確認ください。
8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
2. はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。従いまして、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施の上、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。(人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等)

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ①潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ②推奨温度、湿度以外での保管
 - ③直射日光や結露する場所での保管
 - ④強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認した上でご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き(梱包箱に表示されている天面方向)で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行った上でご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルにQRコードが印字されていますが、QRコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームにお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等(ソフトウェア含む)との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ローム若しくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。但し、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社若しくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。