

RX65N グループ、RX651 グループ ルネサスマイクロコンピュータ

R01DS0276JJ0210

Rev.2.10

2017.10.02

120MHz、32ビットRX MCU、FPU内蔵、240 DMIPS、
最大2Mバイトフラッシュメモリ (デュアルバンク機能対応)、640KバイトSRAM、Ether MAC、SD Host I/F (オプション)、SD Slave I/F (オプション)、Quad SPI、CANなど多種多様な通信機能、12ビットA/Dコンバータ、RTC、暗号機能(オプション)、CMOSカメラI/F、グラフィックLCDコントローラ、2D描画エンジン

特長

■ 32 ビット RXv2 CPU コア内蔵

- 最大動作周波数 120MHz
- 240DMIPS の性能 (120MHz 動作時)
- 32 ビット単精度浮動小数点 (IEEE754 に準拠)
- 2 種類の積和演算器 (メモリ間、レジスタ間)
- 32 ビット乗算器 (最速 1 クロックで実行)
- 除算器 (最速 2 クロックで実行)
- 高速割り込み
- 5 段パイプラインの CISC ハードアーキテクチャ
- 可変長命令形式: コードを大幅に短縮
- メモリプロテクションユニット (MPU) 対応
- JTAGおよびFINE (1線式)の2種類のデバッグインタフェース

■消費電力低減機能

- 2.7V ~ 3.6V 動作の単一電源
- 全周辺機能サポート時、0.19mA/MHz (Typ.) の消費電力
- 専用電源で動作可能な RTC
- 4 種類の低消費電力モード

■内蔵コードフラッシュメモリ

- 最大 2M バイトまでをサポート
- 50MHz 以下もしくは ROM キャッシュヒット時はウェイトなし、100MHz 以下の場合は 1 ウェイト、100MHz より速い場合は 2 ウェイト
- オンボードおよびオフボードによるユーザ書き込み
- Back Ground Operation (BGO) によるプログラム / イレーズ
- 起動バンクの入れ替えが可能なデュアルバンク機能搭載

■内蔵データフラッシュメモリ

- 32K バイト (100k 回イレーズ可能)
- Back Ground Operation (BGO) によるプログラム / イレーズ

■内蔵 SRAM (ウェイトなし)

- 256K/640K バイト SRAM (ノーウェイト)
- 8K バイト スタンバイ RAM (ディープソフトウェアスタンバイモード時、バックアップ可能)

■データ転送機能

- DMACa: 8ch 内蔵
- DTCb: 1ch 内蔵
- EXDMAC: 2ch 内蔵
- イーサネットコントローラ専用 DMAC: 1ch 内蔵

■リセットおよび電源電圧制御

- パワーオンリセット (POR) 内蔵
- 低電圧検出機能 (LVD) の設定可能

■クロック機能

- 外部水晶発振、内部 PLL 対応 8MHz ~ 24MHz
- 内部 240kHz LOCO、16/18/20MHz から選択可能な HOCO を搭載
- IWDTa 用 120kHz クロック

■リアルタイムクロック内蔵


- 補正機能 (30 秒、うるう年、誤差)
- 時計カウント、バイナリカウントモードを選択可能
- 時間キャプチャ機能
(イベント端子入力で時間をキャプチャ)

■独立ウォッチドッグタイマ内蔵

- 120kHz (LOCO の 1/2) クロック動作

■IEC60730 対応機能内蔵

- 発振停止検出、周波数測定、CRCA、IWDTa、A/D 自己診断など
- 重要なレジスタの書き換え保護が可能なメモリプロテクションユニット内蔵



■多種多様な通信機能を内蔵

- Ether-MAC を内蔵 (1ch)
- USB2.0 フルスピード ホスト/ファンクション/OTG (1ch) PHY 内蔵 (1ch)
- CAN (ISO11898-1 準拠)、32 メールボックス内蔵 (最大 2ch)
- 多彩な機能に対応した SCIg、SCIh (最大 11ch) 調歩同期モード / クロック同期モード / スマートカードインタフェースモード / 簡易 SPI / 簡易 I²C / 拡張シリアルモードから選択
- 16 バイトの送受信 FIFO 搭載 SCIi (最大 2ch)
- I²C バスインタフェース 最大 1Mbps 転送 (最大 3ch)
- RSPIc (3ch) に加え 4 線式の QSPI (1ch) を搭載
- CMOS カメラ I/F 用のパラレルデータキャプチャユニット (PDC) を内蔵 (100 ピン版を除く)
- グラフィック LCD コントローラ (GLCDC) を内蔵
- 2D 描画エンジン (DRW2D) を内蔵
- SD Host I/F (オプション: 1ch) SD メモリ / SDIO 通信用の SD バス (1 or 4 ビット) をサポート
- SD Slave I/F (オプション: 1ch) SD ホスト通信用の SD バス (1 or 4 ビット) をサポート
- MMCIF 転送バス幅 1/4/8 ビットをサポート

■外部アドレス空間

- 高速動作バス @60MHz (max)
- 8 つの CS 領域をサポート
- エリアごとに 8/16/32 ビットバス空間を選択可能
- 独立した SDRAM 空間 (128M バイト)

■最大 25 本の拡張タイマ機能

- 16 ビット TPUa、MTU3a
- 8 ビット TMRa (4ch)、16 ビット CMT (4ch)、32 ビット CMTW (2ch)

■12 ビット A/D コンバータ内蔵

- 12 ビット ×2 ユニティ (ユニット 0: 8ch、ユニット 1: 21ch)
- 自己診断機能、アナログ入力断線検出機能

■12 ビット D/A コンバータ内蔵: 2ch

■チップ内部の温度を計測可能な温度センサを内蔵

■暗号機能 (オプション)

- AES (鍵長 128/192/256 ビット)
- Trusted Secure IP (TSIP) 内蔵

■最大 136 本の汎用入出力ポート内蔵

- 5V トレラント、オープンドレイン、入力プルアップ、駆動能力切り替え機能

■動作周囲温度

- D バージョン: -40°C ~ +85°C
- G バージョン: -40°C ~ +105°C

1. 概要

1.1 仕様概要

表 1.1 に仕様概要を、表 1.2 にパッケージ別機能比較一覧を示します。

表 1.1 の仕様概要には最大仕様を掲載しており、周辺モジュールおよび周辺モジュールのチャンネル数は、パッケージのピン数およびコードフラッシュメモリ容量によって異なります。詳細は、「表 1.2 コードフラッシュメモリ容量 / パッケージ別機能比較一覧」を参照してください。

表 1.1 仕様概要 (1 / 8)

分類	モジュール/機能	説明
CPU	中央演算処理装置	- 最大動作周波数：120MHz 32ビットRX CPU (RXv2) - 最小命令実行時間：1命令1クロック - アドレス空間：4Gバイト・リニアアドレス - レジスタ - 汎用レジスタ：32ビット×16本 - 制御レジスタ：32ビット×10本 - アキュムレータ：72ビット×2本 - 基本命令：75種類 - 浮動小数点演算命令：11種類 - DSP機能命令：23種類 - アドレッシングモード：11種類 - データ配置 - 命令：リトルエンディアン - データ：リトルエンディアン/ビッグエンディアンを選択可能 32ビット乗算器：32ビット×32ビット→64ビット - 除算器：32ビット÷32ビット→32ビット - パレルシフタ：32ビット
	FPU	- 単精度浮動小数点数(32ビット) - IEEE754に準拠したデータタイプ、および例外
メモリ	コードフラッシュメモリ	- 容量：512K/768K/1M/1.5M/2Mバイト 50MHz以下の場合はノーウェイトアクセス 100MHz以下の場合は1ウェイトアクセス 100MHzより速い場合は2ウェイトアクセス - ROMキャッシュにヒットしている命令/オペランドは120MHzノーウェイトアクセス可能 - オンボードプログラミング：4種類 - オフボードプログラミング(パラレルライターモード) - Trusted Memory (TM)機能による、TM対象領域に格納したプログラムは命令実行のみ可能、データリード防止機能を実現 - デュアルバンク方式によるリード時プログラミングおよび起動領域の入れ替えが可能
	データフラッシュメモリ	- 容量：32Kバイト - プログラム/イレーズ回数：100,000回
	RAM	- 容量：256Kバイト(コードフラッシュメモリ容量が1Mバイト以下の製品) - RAM：256Kバイト - 容量：640Kバイト(コードフラッシュメモリ容量が1.5Mバイト以上の製品) - RAM：256Kバイト - 拡張RAM：384Kバイト 120MHz、ノーウェイトアクセス
	スタンバイRAM	- 容量：8Kバイト - PCLKB同期：60MHz max, 2サイクルアクセス
動作モード		- リセット解除時のモード設定端子による動作モード - シングルチップモード - ブートモード(SCIインタフェース) - ブートモード(USBインタフェース) - ブートモード(FINEインタフェース) - レジスタ設定による動作モードの選択 - シングルチップモード - 内蔵ROM無効拡張モード - 内蔵ROM有効拡張モード - エンディアン選択可能

表 1.1 仕様概要 (2 / 8)

分類	モジュール/機能	説明
クロック	クロック発生回路	- メインクロック発振器、サブクロック発振器、低速および高速オンチップオシレータ、PLL 周波数シンセサイザ、IWDTC 専用オンチップオシレータ - 周辺モジュールクロックの周波数をシステムクロックの周波数より高速に設定可能 - メインクロック発振停止検出：あり - システムクロック (ICLK)、周辺モジュールクロック (PCLKA, PCLKB, PCLKC, PCLKD)、FlashIF クロック (FCLK)、外部バスクロック (BCLK) を個別に設定可能 - CPU、バスマスタなどのシステム系は、ICLK 同期：120MHz max - MTU3, RSPI, SCLi, ETHERC, EDMAC, AES, GLCDC, DRW2D の周辺モジュールは、PCLKA 同期：120MHz max - 上記以外の周辺モジュールは、PCLKB 同期：60MHz max - S12AD (ユニット 0) の ADCLK は PCLKC 同期：60MHz max - S12AD (ユニット 1) の ADCLK は PCLKD 同期：60MHz max - Flash IF は、FCLK 同期：60MHz max - 外部バスに接続するデバイスは、BCLK 同期：60MHz max - 高速オンチップオシレータ HOCO を PLL 回路のリファレンスクロックとして通倍可能
リセット		9種類のリセットを内蔵 - RES#端子リセット：RES#端子がLowで発生 - パワーオンリセット：RES#端子がHighで、VCC = AVCC0 = AVCC1の上昇時発生 - 電圧監視0リセット：VCC = AVCC0 = AVCC1の下降時発生 - 電圧監視1リセット：VCC = AVCC0 = AVCC1の下降時発生 - 電圧監視2リセット：VCC = AVCC0 = AVCC1の下降時発生 - ディープソフトウェアスタンバイリセット： - ディープソフトウェアスタンバイモード解除の割り込みで発生 - 独立ウォッチドッグタイマリセット： - 独立ウォッチドッグタイマのアンダフローまたはリフレッシュエラーで発生 - ウォッチドッグタイマリセット： - ウォッチドッグタイマのアンダフローまたはリフレッシュエラーで発生 - ソフトウェアリセット：レジスタ設定で発生
パワーオンリセット		- RES#端子をHighにして電源投入すると、内部リセットを発生 - VCC = AVCC0 = AVCC1が電圧検出レベルを超えると、一定時間経過後解除
電圧検出回路 (LVDA)		VCC = AVCC0 = AVCC1 端子に入力する電圧を監視し、内部リセットまたは割り込みを発生 - 電圧検出回路 0 - 内部リセット発生可能 - オプション設定メモリで有効/無効を選択可 - 電圧検出レベル：3レベルから選択可 (2.94V, 2.87V, 2.80V) - 電圧検出回路 1, 2 - 電圧検出レベル：3レベルから選択可 (2.99V, 2.92V, 2.85V) - デジタルフィルタ機能有り (LOCO の 2/4/8/16 分周) - 内部リセット発生可能 - リセット解除タイミング 2種類選択可 - 内部割り込み要求可能 - 上昇検知/下降検知選択可 - マスカブル割り込みもしくはノンマスカブル割り込み選択可 - 電圧検出モニタ機能有り - イベントリンク機能有り
低消費電力	消費電力低減機能	- モジュールストップ機能 4種類の低消費電力状態 - スリープモード、全モジュールクロックストップモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード
	バッテリバックアップ機能	VCC 端子が低下したとき、VBATT 端子からのバッテリ電源で時計動作 (RTC) が可能
割り込み	割り込みコントローラ (ICUB)	- 周辺機能割り込み：要因数 259 - 外部割り込み：要因数 16 (IRQ0 ~ IRQ15 端子) - ソフトウェア割り込み：要因数 2 - ノンマスカブル割り込み：要因数 7 16レベルの割り込み優先順位を設定可能 - 割り込み要因選択方式： - 割り込みベクタは 256ベクタで構成 (128要因は固定ベクタ。残り 120要因から 128ベクタを選択)

表 1.1 仕様概要 (3 / 8)

分類	モジュール/機能	説明
外部バス拡張		- 外部アドレス空間を8つのエリア(CS0～CS7)に分割して管理 各エリアの領域：16Mバイト(CS0～CS7) エリアごとにチップセレクト(CS0#～CS7#)出力可能 エリアごとに8ビットバス空間/16ビットバス空間/32ビットバス空間を選択可能 エリアごとにエンディアンを設定可能(データのみ) - SDRAM インタフェース接続可能 - バス形式：セパレートバス、マルチプレクスバス - ウェイト制御可能 - ライトバッファ機能
DMA	DMAコントローラ (DMACa)	8チャンネル - 転送モード：ノーマル転送モード、リピート転送モード、ブロック転送モード - 起動要因：ソフトウェアトリガ、外部割り込み、周辺機能割り込み
	EXDMAコントローラ (EXDMACa)	2チャンネル - 転送モード：ノーマル転送モード、リピート転送モード、ブロック転送モード、クラス タ転送モード - EDACKn信号によるシングルアドレス転送が可能 - 起動要因：ソフトウェアトリガ、外部DMA転送要求(EDREQn)、周辺機能割り込み
	データトランスファ コントローラ (DTCb)	- 転送モード：ノーマル転送モード、リピート転送モード、ブロック転送モード - 起動要因：外部割り込み、周辺機能割り込み - シーケンス転送が可能
I/Oポート	汎用入出力ポート	177ピンTFLGA、176ピンLFBGA、176ピンLFQFP 入出力：136 入力：1 プルアップ抵抗：136 オープンドレイン出力：136 5Vトレラント：19 145ピンTFLGA、144ピンLFQFP 入出力：111 入力：1 プルアップ抵抗：111 オープンドレイン出力：111 5Vトレラント：18 100ピンTFLGA、100ピンLFQFP 入出力：78 入力：1 プルアップ抵抗：78 オープンドレイン出力：78 5Vトレラント：17
	イベントリンクコントローラ(ELC)	- 割り込み要求等のイベントでCPUを介さずタイマカウント等の機能が連動可能 83種類の内部イベントを自由に組み合わせて接続間の機能を連動可能 - 周辺機能のイベントで出力端子の状態を変更可能(ポートB、E) - 入力端子の変化で周辺機能が連動可能(ポートB、E)

表 1.1 仕様概要 (4 / 8)

分類	モジュール/機能	説明
タイマ	16ビットタイマパルスユニット (TPUa)	• (16ビット×6チャンネル)×1ユニット • 最大16本のパルス入出力が可能 • チャンネルごとに7種類または8種類のカウントクロックを選択可能 • インพุットキャプチャ/アウトプットコンペア機能をサポート • 最大15相のPWM波形を出力するPWMモード • チャンネルによりバッファ動作、位相計数モード(2相エンコーダ入力)、カスケード接続動作(32ビット×2チャンネル)をサポート • PPGの出力トリガを生成可能 • A/Dコンバータの変換開始トリガを生成可能 • インพุットキャプチャ端子におけるデジタルフィルタ機能 • ELCによるイベントリンク機能をサポート
	マルチファンクションタイマパルスユニット3 (MTU3a)	• 9チャンネル(16ビット×8チャンネル、32ビット×1チャンネル) • 最大28本のパルス入出力、および3本のパルス入力が可能 • 14種類のカウントクロック (PCLKA/1, PCLKA/2, PCLKA/4, PCLKA/8, PCLKA/16, PCLKA/32, PCLKA/64, PCLKA/256, PCLKA/1024, MTCLKA, MTCLKB, MTCLKC, MTCLKD, MTIOC1A)を選択可能 (チャンネル0は14種類、チャンネル1, 3, 4, 6, 7, 8は11種類、チャンネル2は12種類、チャンネル5は10種類) • インพุットキャプチャ機能 • 39本のアウトプットコンペアレジスタ兼インพุットキャプチャレジスタ • カウンタクリア動作(コンペアマッチ/インพุットキャプチャによる同時クリア可能) • 複数のタイマカウンタ(TCNT)への同時書き込み • カウンタの同期動作による各レジスタの同期入出力 • バッファ動作 • カスケード接続動作 • 43種類の割り込み要因 • レジスタデータの自動転送 • パルス出力モード トグル/PWM/相補PWM/リセット同期PWM • 相補PWM出力モード 3相のインバータ制御用ノンオーバーラップ波形を出力 デッドタイム自動設定 PWMのデューティ比を0~100%任意に設定可能 A/D変換要求ディレイド機能 山/谷割り込み間引き機能 ダブルバッファ機能 • リセット同期PWMモード 任意のデューティ比の正相/逆相PWM波形を3相出力 • 位相計数モード: 16ビットモード(チャンネル1, 2)/32ビットモード(チャンネル1, 2) • デッドタイム補償用カウンタ機能 • A/Dコンバータの変換開始トリガを生成可能 • A/Dコンバータ開始間引き機能 • インพุットキャプチャ、外部カウントクロック端子におけるデジタルフィルタ機能 • PPGの出力トリガを生成可能 • ELCによるイベントリンク機能をサポート
	ポートアウトプットイネーブル3 (POE3a)	• MTU3波形出力端子のハイインピーダンス制御 • POE0#, POE4#, POE8#, POE10#, POE11#の5つの入力端子による起動 • 出力短絡検出(PWM出力が同時にアクティブレベルになったことを検出)による起動 • 発振停止検出/ソフトウェアによる起動 • 出力制御対象端子をプログラマブルに追加制御可能
	プログラマブルパルスジェネレータ (PPG)	• (4ビット×4グループ)×2ユニット • MTU3、またはTPUからの出力をトリガとしてパルス出力 • 最大32本のパルス出力
	8ビットタイマ (TMRb)	• (8ビット×2チャンネル)×2ユニット • 7種類の内部クロック (PCLKB/1, PCLKB/2, PCLKB/8, PCLKB/32, PCLKB/64, PCLKB/1024, PCLKB/8192)と外部クロックを選択可能 • 任意のデューティ比のパルス出力やPWM出力が可能 • 2チャンネルをカスケード接続し16ビットタイマとして使用可能 • A/Dコンバータの変換開始トリガを生成可能 • SCI5, SCI6, SCI12のボーレートクロック生成可能 • ELCによるイベントリンク機能をサポート
	コンペアマッチタイマ (CMT)	• (16ビット×2チャンネル)×2ユニット • 4種類のクロック (PCLKB/8, PCLKB/32, PCLKB/128, PCLKB/512)を選択可能 • ELCによるイベントリンク機能をサポート

表 1.1 仕様概要 (5 / 8)

分類	モジュール/機能	説明
タイマ	コンペアマッチタイマW (CMTW)	• (32ビット×1チャンネル)×2ユニット • コンペアマッチ、インプットキャプチャ入力およびアウトプットコンペア出力が可能 • 4種類のクロック (PCLKB/8, PCLKB/32, PCLKB/128, PCLKB/512) を選択可能 • コンペアマッチ、インプットキャプチャ、およびアウトプットコンペア発生時、割り込み要求の発生を選択可能 • ELCによるイベントリンク機能をサポート
	リアルタイムクロック (RTCd) (注4)	• クロックソース：メインクロック、サブクロック • 時計カウント/秒単位の32ビットバイナリカウントを選択可能 • 時計/カレンダー機能 • 割り込み要因：アラーム割り込み、周期割り込み、桁上げ割り込み • バッテリバックアップ動作 • 3値タイムキャプチャ機能 • ELCによるイベントリンク機能をサポート
	ウォッチドッグタイマ (WDTA)	• 14ビット×1チャンネル • 6種類のカウンタクロック (PCLKB/4, PCLKB/64, PCLKB/128, PCLKB/512, PCLKB/2048, PCLKB/8192) を選択可能
	独立ウォッチドッグタイマ (IWDTa)	• 14ビット×1チャンネル • カウンタクロック：IWDT専用オンチップオシレータ • IWDT専用クロック/1、IWDT専用クロック/16、IWDT専用クロック/32、IWDT専用クロック/64、IWDT専用クロック/128、IWDT専用クロック/256 • ウィンドウ機能：ウィンドウ開始/終了位置を設定可能 (リフレッシュ許可/禁止期間) • ELCによるイベントリンク機能をサポート
通信機能	イーサネットコントローラ (ETHERC)	• イーサネット/IEEE802.3フレームの送受信 • 10Mbpsおよび100Mbps転送への対応 • 全二重モードおよび半二重モード対応 • IEEE802.3u規格のMII (Media Independent Interface) および RMII (Reduced Media Independent Interface) に対応 • Magic Packet™ (注1) の検出およびWake-On-LAN (WOL) 信号の出力 • IEEE802.3x規格のフロー制御準拠
	イーサネットコントローラ用DMAコントローラ (EDMACa)	• ディスクリプタ管理方式によるCPU負荷の軽減 • 送信FIFO：2Kバイト、受信FIFO：2Kバイト
	USB2.0 FS ホスト/ファンクションモジュール (USBb)	• USB2.0 FSに対応したUDC (USB Device Controller) およびトランシーバを内蔵 • 1ポート • USBバージョン2.0準拠 • 転送スピード：フルスピード (12Mbps)、ロースピード (1.5Mbps) (ホストのみ) • セルフパワーモードおよびバスパワードの両方に対応 • OTG (On-The-Go) に対応 (ロースピードは未対応) • 通信バッファとして2KバイトのRAMを内蔵 • 外付けPull-Up抵抗、Pull-Down抵抗が不要
	シリアルコミュニケーションインタフェース (SClg, SClh, SCli)	• 13チャンネル：(SClg：10チャンネル + SClh：1チャンネル + SCli：2チャンネル) • SClg, SClh, SCli - シリアル通信方式：調歩同期式/クロック同期式/スマートカードインタフェース - マルチプロセッサ機能 - 内蔵ポーレートジェネレータで任意のビットレートを選択可能 - LSBファースト/MSBファーストを選択可能 - スタートビット検出：レベルおよびエッジを選択可能 - 簡易I²Cサポート - 簡易SPIサポート 9ビット転送モードをサポート - ビットレートモジュレーション機能をサポート - 倍速モードをサポート • SClg, SClh - TMRからの平均転送レートクロック入力が可能 (SCI5, SCI6, SCI12) - ELCによるイベントリンク機能をサポート (チャンネル5のみ) • SCli - スタートフレーム、インフォメーションフレームから構成されるシリアル通信プロトコルをサポート - LINフォーマットをサポート • SCli - 送信部、受信部ともに16バイトのFIFOバッファ構造による連続送信、受信が可能

表 1.1 仕様概要 (6 / 8)

分類	モジュール/機能	説明
通信機能	I ² Cバス インタフェース (IICa)	3チャンネル (チャンネル0のみFM+に対応可能) - 通信フォーマット I²Cバスフォーマット/SMBus フォーマット - マルチマスタ対応 - 最大転送レート : 1Mbps (チャンネル0) - ELCによるイベントリンク機能をサポート
	CANモジュール (CAN)	2チャンネル - ISO11898-1仕様に準拠 (標準フレーム/拡張フレーム) 32メールボックス/チャンネル
	シリアルペリフェラル インタフェース (RSPIc)	3チャンネル - RSPI転送機能 MOSI (Master Out Slave In)、MISO (Master In Slave Out)、SSL (Slave Select)、 RSPCK (RSPI Clock)信号を使用して、SPI動作 (4線式)/クロック同期式動作 (3線式) でシ リアル通信が可能 - マスタ/スレーブモードでのシリアル通信が可能 - データフォーマット MSBファースト/LSBファーストの切り替え可能 - 転送ビット長を8~16, 20, 24, 32ビットに変更可能 - 送信/受信バッファは128ビット - 一度の送受信で最大4フレームを転送 (1フレームは最大32ビット) - 送信/受信データをバイト単位でスワップ可能 - バッファ構成 送信/受信バッファ構成はダブルバッファ - マスタ受信時、RSPCKは受信バッファフルで自動停止可能 - ELCによるイベントリンク機能をサポート
	クワッドシリアルペリ フェラルインタフェース (QSPI)	1チャンネル - マルチI/O (Single/Dual/Quad) 対応のシリアルフラッシュメモリと接続可能 - プログラマブルなビット長、クロック極性、クロック位相を選択可能 - 転送をシーケンシャルに実行可能 - MSBファースト/LSBファーストの選択可能
SDホストインタフェース (SDHI) (注3)		1チャンネル - 転送スピード : ハイスピードモード (25MB/s)、 デフォルトスピードモード (12.5MB/s) - SDメモリ/I/Oカードインタフェース (1ビット/4ビットSDバス) - SD Specifications Part 1 : Physical Layer Specification Ver.3.01 準拠 (DDR未対応) Part E1 : SDIO Specification Ver. 3.00 - エラーチェック機能 : CRC7 (コマンド)、CRC16 (データ) - 割り込み要因 : カードアクセス割り込み、SDIOアクセス割り込み、カード検出割り込 み - DMA転送要因 : SD_BUFライト、SD_BUFリード - カード検出機能、ライトプロテクトをサポート
SDスレーブインタフェース (SDSI) (注3)		1チャンネル - SDIO Card Spec Ver.2.00に準拠 (CSAは未サポート) 1bit SD/4bit SD/SPIモード対応 - SDIO Proprietaryコマンドをサポート - SD/SPI Mandatoryコマンドをサポート - 割り込み要因 : 6種類
MMCホストインタフェース (MMCIF)		1チャンネル - 転送スピード : データトランスファモード (30MB/s)、 バックワードコンパチブルモード (25MB/s) - JEDEC STANDARD JESD84-A441 準拠 (DDR未対応) - Multi Media Card (MMC) とのインタフェース - データバス : 1ビット/4ビット/8ビットMMCモードに対応 - 割り込み要因 : カード検出割り込み、エラー/タイムアウト割り込み、通常動作割り込 み - DMA転送要求 : CE_DATAライト、CE_DATAリード - カード検出機能、ブートオペレーション、High Priority Interrupt (HPI) をサポート
パラレルデータキャプチャユニット (PDC)		1チャンネル - 外部8ビットデータを水平同期信号、垂直同期信号に同期して取り込み 1フレーム画像から切り出したい画像サイズを設定可能

表 1.1 仕様概要 (7 / 8)

分類	モジュール/機能	説明
グラフィック LCD コントローラ (GLCDC)		1 チャンネル - さまざまなデータフォーマットおよび液晶/パネルに対応 3 面 (単一色のバックグラウンド、グラフィック 1、グラフィック 2) の重ね合わせ機能 32bpp、16bpp のグラフィックデータ、および 8 ビット、4 ビット、1 ビットの CLUT データフォーマットをサポート
2D 描画エンジン (DRW2D)		1 チャンネル - ベクタ描画機能 (直線、三角形、円等の図形) - BitBLT 機能 (塗りつぶし、コピー、ストレッチ、回転等に対応) - フレームバッファデータ入出力用のバスマスタ機能 各種の 32bit、16bit、8bit/pix グラフィックデータに対応 - テクスチャデータ入力用のバスマスタ機能 各種の 32/24/16/8/4/2/1 bit テクスチャデータ入力に対応 - ランレングス符号化機能に対応 - CLUT を搭載し、インデックスデータをカラーデータに変換対応 2 つのレンダリングモードに対応 (レジスタモード、ディスプレイリストモード) - パフォーマンスカウント機能 - レンダリング処理終了およびディスプレイリスト処理完了による割り込みサポート
12 ビット A/D コンバータ (S12ADFa)		12 ビット × 2 ユニット (ユニット 0 : 8 チャンネル、ユニット 1 : 21 チャンネル) - 分解能 : 12 ビット (12 ビット / 10 ビット / 8 ビットの分解能切り替え可能) - 変換時間 1 チャンネル当たり (0.48 μs) (12 ビット変換モード) 1 チャンネル当たり (0.45 μs) (10 ビット変換モード) 1 チャンネル当たり (0.42 μs) (8 ビット変換モード) - 動作モード スキャンモード (シングルスキャンモード / 連続スキャンモード / 3 グループスキャンモード) グループ優先制御動作 (3 グループスキャンモードのみ) - サンプル & ホールド機能 ユニット共通のサンプル & ホールド回路を搭載 上記に加え、チャンネル専用サンプル & ホールド回路を 3 チャンネル搭載 (ユニット 0 のみ) - サンプリング可変機能 チャンネルごとにサンプリング時間が設定可能 - デジタルコンペア機能 方式 : 大小比較、またはウィンドウ比較 手段 : 2 つの変換結果を比較、または比較レジスタと変換結果を比較 - 自己診断機能 自己診断機能用に内部で 3 種類のアナログ入力電圧を生成可能 (ユニット 0 : VREFL0, VREFH0 × 1/2, VREFH0, ユニット 1 : AVSS1, AVCC1 × 1/2, AVCC1) - ダブルトリガモード (A/D 変換データ二重化機能) - アナログ入力断線検出機能 3 種類の A/D 変換開始方法 ソフトウェアトリガ、タイマ (MTU3, TMR, TPU) のトリガ、外部トリガ - ELC によるイベントリンク機能をサポート
12 ビット D/A コンバータ (R12DA)		2 チャンネル - 分解能 : 12 ビット - 出力電圧 : 0.2V ~ AVCC1 - 0.2V (バッファ出力) / 0V ~ AVCC1 (バッファなし出力) - バッファ出力 / バッファなし出力を切り替え可能 - ELC によるイベントリンク機能をサポート
温度センサ		1 チャンネル - 相対精度 : $\pm 1^{\circ}\text{C}$ - 温度を電圧に変換し 12 ビット A/D コンバータ (ユニット 1) でデジタル化

表 1.1 仕様概要 (8 / 8)

分類	モジュール/機能	説明
セーフティ	メモリプロテクションユニット (MPU)	• プロテクションエリア : 0000 0000h ~ FFFF FFFFh 範囲内で最大 8 エリアを設定可能 • 最小保護単位 : 16 バイト • 各エリアごとに読み出し/書き込み/実行のアクセス許可を設定可能 • 設定エリア外へのアクセス検出時、アドレス例外が発生
	Trusted Memory (TM) 機能	• コードフラッシュメモリの TM 対象領域に対するプログラムのリード防止機能 • TM 機能有効時は CPU による命令フェッチのみ実行可能、データリード防止
	レジスタライトプロテクション	• プログラムが暴走したときに備え、重要なレジスタの書き換えを防止
	CRC 演算 (CRCA)	• 8 ビット/32 ビット単位の任意のデータ長に対して CRC コードを生成 8 ビットデータ 3つの多項式から選択可能 $X^8 + X^2 + X + 1$, $X^{16} + X^{15} + X^2 + 1$, $X^{16} + X^{12} + X^5 + 1$ 32 ビットデータ 2つの多項式から選択可能 $X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1$, $X^{32} + X^{28} + X^{27} + X^{26} + X^{25} + X^{23} + X^{22} + X^{20} + X^{19} + X^{18} + X^{14} + X^{13} + X^{11} + X^{10} + X^9 + X^8 + X^6 + 1$ • LSB ファースト/MSB ファースト通信用 CRC コード生成の選択が可能
	メインクロック発振停止検出機能	• メインクロック発振停止検出 : あり
	クロック周波数精度測定回路 (CAC)	• メインクロック発振器、サブクロック発振器、低速および高速オンチップオシレータ、PLL 周波数シンセサイザ、IWDТ専用オンチップオシレータ、および PCLKB における出力クロック周波数の異常を監視可能
	データ演算回路 (DOC)	• 16 ビットのデータを比較/加算/減算する機能
暗号機能	AESa (注2)	• 鍵長 : 128/192/256 ビット • CFB/OFB/CMAC の動作モードをサポート • 演算処理速度 : 22 サイクル @ 128 ビット鍵長 26 サイクル @ 192 ビット鍵長 30 サイクル @ 256 ビット鍵長 • FIPS PUB 197 準拠
	真正乱数発生器 (RNG) (注2)	• 乱数ビット長 : 16 ビット • 乱数生成後、乱数生成割り込みが発生 • 乱数生成時間 : 1.9ms (typ)
	Trusted Secure IP (TSIP) (注2)	• セキュリティアルゴリズム - 共通鍵暗号 : AES (NIST FIPS PUB 197 準拠), 3DES, ARC4 - 非共通鍵暗号 : RSA • その他の特長 - TRNG (真正乱数生成回路) - Hash 値生成 : SHA1, SHA224, SHA256, GHASH - ユニーク ID 対応
動作周波数		120MHz max
電源電圧		VCC = AVCC0 = AVCC1 = VCC_USB = 2.7 ~ 3.6V, $2.7 \leq V_{REFH0} \leq AVCC0$, V _{BATT} = 2.0 ~ 3.6V
動作周囲温度		Dバージョン : -40 ~ +85°C Gバージョン : -40 ~ +105°C
パッケージ		177 ピン TFLGA (PTLG0177KA-A) 176 ピン LFBGA (PLBG0176GA-A) 176 ピン LFQFP (PLQP0176KB-A) 145 ピン TFLGA (PTLG0145KA-A) 144 ピン LFQFP (PLQP0144KA-B) 100 ピン TFLGA (PTLG0100JA-A) 100 ピン LFQFP (PLQP0100KB-B)
オンチップデバッグシステム		• E1 エミュレータ (JTAG および FINE インタフェース) • E20 エミュレータ (JTAG インタフェース)

注1. Magic Packet™は、Advanced Micro Devices, Inc.の登録商標です。

注2. 暗号機能の有無で型名が異なります。

注3. SDHI/SDSIの有無で型名が異なります。(コードフラッシュメモリ容量が1Mバイト以下の製品)

注4. リアルタイムクロックを使用しない場合、「ユーザズマニュアルハードウェア編」の「31.6.7 リアルタイムクロックを使用しない場合の初期化手順」に従ってリアルタイムクロック内のレジスタを初期化してください。

表 1.2 コードフラッシュメモリ容量/パッケージ別機能比較一覧 (1 / 2)

機能	製品	コードフラッシュメモリ容量が 1Mバイト以下の製品		コードフラッシュメモリ容量が 1.5Mバイト以上の製品		
	パッケージ	145ピン 144ピン	100ピン	177ピン 176ピン	145ピン 144ピン	100ピン
コード フラッシュ メモリ	コードフラッシュメモリ容量	512K/768K/1M バイト		1.5M/2M バイト		
	デュアルバンク機能	なし		あり		
	BGO機能	なし		あり		
データフラッシュメモリ		なし		32K バイト		
RAM		256K バイト		640K バイト (256K バイト + 拡張 RAM 384K バイト)		
外部バス	外部バス幅	16/8 ビット		32/16/8 ビット	16/8 ビット	
	SDRAM領域コントローラ	あり	なし	あり		なし
DMA	DMAコントローラ	ch0 ～ 7				
	データトランスファ コントローラ	あり				
	EXDMAコントローラ	ch0, 1				
タイマ	16ビットタイマパルス ユニット	ch0 ～ 5				
	マルチファンクションタイマ パルスユニット3	ch0 ～ 8				
	ポートアウトプット イネーブル3	あり				
	プログラマブルパルス ジェネレータ	ch0, 1				
	8ビットタイマ	ch0 ～ 3				
	コンペアマッチタイマ	ch0 ～ 3				
	コンペアマッチタイマW	ch0, 1				
	リアルタイムクロック	あり				
	ウォッチドッグタイマ	あり				
	独立ウォッチドッグタイマ	あり				
通信	イーサネットコントローラ	ch0 (RX65N グループのみ)				
	イーサネットコントローラ用 DMAコントローラ	ch0 (RX65N グループのみ)				
	USB2.0 FS ホスト/ファンク ションモジュール	ch0				
	シリアルコミュニケーション インタフェース (SCIg)	ch0 ～ 9	ch0 ～ 3, 5, 6, 8, 9	ch0 ～ 9		ch0 ～ 3, 5, 6, 8, 9
	シリアルコミュニケーション インタフェース (SCIh)	ch12				
	シリアルコミュニケーション インタフェース (SCli)	ch10, 11				
	I ² Cバスインタフェース	ch0, 2		ch0 ～ 2		ch0, 2
	シリアルペリフェラルインタ フェース	ch0 ～ 2				
	CANモジュール	ch0, 1				

表 1.2 コードフラッシュメモリ容量/パッケージ別機能比較一覧 (2 / 2)

機能	製品	コードフラッシュメモリ容量が 1Mバイト以下の製品		コードフラッシュメモリ容量が 1.5Mバイト以上の製品		
	パッケージ	145ピン 144ピン	100ピン	177ピン 176ピン	145ピン 144ピン	100ピン
通信	クワッドシリアルペリフェラル インタフェース	ch0				
	SDホストインタフェース	あり				
	SDスレーブインタフェース	あり				
	MMCホストインタフェース	あり				
	パラレルデータキャプチャ ユニット	あり	なし	あり		なし
グラフィック	グラフィックLCDコントローラ	なし		あり		
	2D描画エンジン	なし		あり		
12ビットA/Dコンバータ		AN000 ～ 007 (ユニット0：8本) AN100 ～ 120 (ユニット1：21本)	AN000 ～ 007 (ユニット0：8本) AN100 ～ 113 (ユニット1：14本)	AN000 ～ 007 (ユニット0：8本) AN100 ～ 120 (ユニット1：21本)		AN000 ～ 007 (ユニット0：8本) AN100 ～ 113 (ユニット1：14本)
12ビットD/Aコンバータ		ch0,1	ch1	ch0,1		ch1
温度センサ		あり				
CRC演算器		あり				
データ演算回路		あり				
クロック周波数精度測定回路		あり				
暗号	AES	あり(注1)		Trusted Secure IPに内蔵		
	RNG	あり(注1)		Trusted Secure IPに内蔵		
	Trusted Secure IP	なし		あり		
イベントリンクコントローラ		あり				

注1. 本モジュールは、守秘契約を結んでいただいたうえで公開致します。詳細は、弊社営業担当にご確認ください。

1.2 製品一覧

表 1.3 に製品一覧表を、図 1.1 に型名とメモリサイズ・パッケージを示します。

表 1.3 製品一覧表 (1 / 6)

グループ	型名	パッケージ	コード フラッシュ メモリ容量	RAM容量	データ フラッシュ メモリ容量	動作周波 数(max)	暗号	SDHI/ SDSI	デュアル バンク対応	動作周囲 温度(°C)
RX65N (Dバ ー ジョン)	R5F565NEDDFC	PLQP0176KB-A	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F565NEHDFC	PLQP0176KB-A	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F565NCDDFC	PLQP0176KB-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F565NCHDFC	PLQP0176KB-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F565NEDDFB	PLQP0144KA-B	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F565NEHDFB	PLQP0144KA-B	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F565NCDDFB	PLQP0144KA-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F565NCHDFB	PLQP0144KA-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F565N9ADFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F565N9BDFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F565N9EDFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F565N9FDFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F565N7ADFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F565N7BDFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F565N7EDFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F565N7FDFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F565N4ADFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F565N4BDFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F565N4EDFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F565N4FDFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F565NEDDFP	PLQP0100KB-B	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F565NEHDFP	PLQP0100KB-B	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F565NCDDFP	PLQP0100KB-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F565NCHDFP	PLQP0100KB-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F565N9ADFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F565N9BDFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F565N9EDFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F565N9FDFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F565N7ADFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F565N7BDFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F565N7EDFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F565N7FDFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F565N4ADFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F565N4BDFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F565N4EDFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F565N4FDFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F565NEDDBG	PLBG0176GA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F565NEHDBG	PLBG0176GA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F565NCDDBG	PLBG0176GA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F565NCHDBG	PLBG0176GA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85

表 1.3 製品一覧表 (2 / 6)

グループ	型名	パッケージ	コード フラッシュ メモリ容量	RAM容量	データ フラッシュ メモリ容量	動作周波 数(max)	暗号	SDHI/ SDSI	デュアル バンク対応	動作周囲 温度(°C)
RX65N (Dバ ージ ョン)	R5F565NEDDLC	PTLG0177KA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F565NEHDL	PTLG0177KA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F565NCDDL	PTLG0177KA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F565NCHDL	PTLG0177KA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F565NEDDLK	PTLG0145KA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F565NEHDLK	PTLG0145KA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F565NCDDLK	PTLG0145KA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F565NCHDLK	PTLG0145KA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F565N9ADLK	PTLG0145KA-A	1Mバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F565N9BDLK	PTLG0145KA-A	1Mバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F565N9EDLK	PTLG0145KA-A	1Mバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F565N9FDLK	PTLG0145KA-A	1Mバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F565N7ADLK	PTLG0145KA-A	768Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F565N7BDLK	PTLG0145KA-A	768Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F565N7EDLK	PTLG0145KA-A	768Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F565N7FDLK	PTLG0145KA-A	768Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F565N4ADLK	PTLG0145KA-A	512Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F565N4BDLK	PTLG0145KA-A	512Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F565N4EDLK	PTLG0145KA-A	512Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F565N4FDLK	PTLG0145KA-A	512Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F565NEDDLJ	PTLG0100JA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F565NEHDLJ	PTLG0100JA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F565NCDDLJ	PTLG0100JA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F565NCHDLJ	PTLG0100JA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F565N9ADLJ	PTLG0100JA-A	1Mバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F565N9BDLJ	PTLG0100JA-A	1Mバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F565N9EDLJ	PTLG0100JA-A	1Mバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F565N9FDLJ	PTLG0100JA-A	1Mバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F565N7ADLJ	PTLG0100JA-A	768Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F565N7BDLJ	PTLG0100JA-A	768Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F565N7EDLJ	PTLG0100JA-A	768Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F565N7FDLJ	PTLG0100JA-A	768Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F565N4ADLJ	PTLG0100JA-A	512Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F565N4BDLJ	PTLG0100JA-A	512Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F565N4EDLJ	PTLG0100JA-A	512Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F565N4FDLJ	PTLG0100JA-A	512Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85

表 1.3 製品一覧表 (3 / 6)

グループ	型名	パッケージ	コード フラッシュ メモリ容量	RAM容量	データ フラッシュ メモリ容量	動作周波 数 (max)	暗号	SDHI/ SDSI	デュアル バンク対応	動作周囲 温度 (°C)
RX65N (Gパ ー ジ ョ ン)	R5F565NEDGFC	PLQP0176KB-A (注1)	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40 ~ +105
	R5F565NEHGFC	PLQP0176KB-A (注1)	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40 ~ +105
	R5F565NCDGFC	PLQP0176KB-A (注1)	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40 ~ +105
	R5F565NCHGFC	PLQP0176KB-A (注1)	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40 ~ +105
	R5F565NEDGFB	PLQP0144KA-B	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40 ~ +105
	R5F565NEHGFB	PLQP0144KA-B	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40 ~ +105
	R5F565NCDGFB	PLQP0144KA-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40 ~ +105
	R5F565NCHGFB	PLQP0144KA-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40 ~ +105
	R5F565N9AGFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40 ~ +105
	R5F565N9BGFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40 ~ +105
	R5F565N9EGFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40 ~ +105
	R5F565N9FGFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40 ~ +105
	R5F565N7AGFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40 ~ +105
	R5F565N7BGFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40 ~ +105
	R5F565N7EGFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40 ~ +105
	R5F565N7FGFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40 ~ +105
	R5F565N4AGFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40 ~ +105
	R5F565N4BGFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40 ~ +105
	R5F565N4EGFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40 ~ +105
	R5F565N4FGFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40 ~ +105
	R5F565NEDGFP	PLQP0100KB-B	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40 ~ +105
	R5F565NEHGFP	PLQP0100KB-B	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40 ~ +105
	R5F565NCDGFP	PLQP0100KB-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40 ~ +105
	R5F565NCHGFP	PLQP0100KB-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40 ~ +105
	R5F565N9AGFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40 ~ +105
	R5F565N9BGFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40 ~ +105
	R5F565N9EGFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40 ~ +105
	R5F565N9FGFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40 ~ +105
	R5F565N7AGFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40 ~ +105
	R5F565N7BGFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40 ~ +105
	R5F565N7EGFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40 ~ +105
	R5F565N7FGFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40 ~ +105
	R5F565N4AGFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40 ~ +105
	R5F565N4BGFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40 ~ +105
	R5F565N4EGFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40 ~ +105
	R5F565N4FGFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40 ~ +105

表 1.3 製品一覧表 (4 / 6)

グループ	型名	パッケージ	コード フラッシュ メモリ容量	RAM容量	データ フラッシュ メモリ容量	動作周波 数(max)	暗号	SDHI/ SDSI	デュアル バンク対応	動作周囲 温度(°C)
RX651 (Dパ ー ジョン)	R5F5651EDDFC	PLQP0176KB-A	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F5651EHDFC	PLQP0176KB-A	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F5651CDDFC	PLQP0176KB-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F5651CHDFC	PLQP0176KB-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F5651EDDFB	PLQP0144KA-B	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F5651EHDFB	PLQP0144KA-B	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F5651CDDFB	PLQP0144KA-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F5651CHDFB	PLQP0144KA-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F56519ADFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F56519BDFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F56519EDFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F56519FDFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F56517ADFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F56517BDFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F56517EDFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F56517FDFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F56514ADFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F56514BDFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F56514EDFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F56514FDFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F5651EDDFP	PLQP0100KB-B	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F5651EHDFP	PLQP0100KB-B	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F5651CDDFP	PLQP0100KB-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F5651CHDFP	PLQP0100KB-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F56519ADFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F56519BDFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F56519EDFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F56519FDFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F56517ADFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F56517BDFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F56517EDFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F56517FDFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F56514ADFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F56514BDFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F56514EDFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F56514FDFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F5651EDDBG	PLBG0176GA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F5651EHDBG	PLBG0176GA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F5651CDDBG	PLBG0176GA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F5651CHDBG	PLBG0176GA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85

表 1.3 製品一覧表 (5 / 6)

グループ	型名	パッケージ	コード フラッシュ メモリ容量	RAM容量	データ フラッシュ メモリ容量	動作周波 数(max)	暗号	SDHI/ SDSI	デュアル バンク対応	動作周囲 温度(°C)
RX651 (Dバ ジョン)	R5F5651EDDLC	PTLG0177KA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F5651EHDLC	PTLG0177KA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F5651CDDLC	PTLG0177KA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F5651CHDLC	PTLG0177KA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F5651EDDLK	PTLG0145KA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F5651EHDLK	PTLG0145KA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F5651CDDLK	PTLG0145KA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F5651CHDLK	PTLG0145KA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F56519ADLK	PTLG0145KA-A	1Mバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F56519BDLK	PTLG0145KA-A	1Mバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F56519EDLK	PTLG0145KA-A	1Mバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F56519FDLK	PTLG0145KA-A	1Mバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F56517ADLK	PTLG0145KA-A	768Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F56517BDLK	PTLG0145KA-A	768Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F56517EDLK	PTLG0145KA-A	768Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F56517FDLK	PTLG0145KA-A	768Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F56514ADLK	PTLG0145KA-A	512Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F56514BDLK	PTLG0145KA-A	512Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F56514EDLK	PTLG0145KA-A	512Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F56514FDLK	PTLG0145KA-A	512Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F5651EDDLJ	PTLG0100JA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F5651EHD LJ	PTLG0100JA-A	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F5651CDDLJ	PTLG0100JA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+85
	R5F5651CHDLJ	PTLG0100JA-A	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+85
	R5F56519ADLJ	PTLG0100JA-A	1Mバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F56519BDLJ	PTLG0100JA-A	1Mバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F56519EDLJ	PTLG0100JA-A	1Mバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F56519FDLJ	PTLG0100JA-A	1Mバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F56517ADLJ	PTLG0100JA-A	768Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F56517BDLJ	PTLG0100JA-A	768Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F56517EDLJ	PTLG0100JA-A	768Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F56517FDLJ	PTLG0100JA-A	768Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85
	R5F56514ADLJ	PTLG0100JA-A	512Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+85
	R5F56514BDLJ	PTLG0100JA-A	512Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+85
	R5F56514EDLJ	PTLG0100JA-A	512Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+85
	R5F56514FDLJ	PTLG0100JA-A	512Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+85

表 1.3 製品一覧表 (6 / 6)

グループ	型名	パッケージ	コード フラッシュ メモリ容量	RAM容量	データ フラッシュ メモリ容量	動作周波 数 (max)	暗号	SDHI/ SDSI	デュアル バンク対応	動作周囲 温度 (°C)
RX651 (Gパ ー ジ ョ ン)	R5F5651EDGFC	PLQP0176KB-A (注1)	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+105
	R5F5651EHGFC	PLQP0176KB-A (注1)	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+105
	R5F5651CDGFC	PLQP0176KB-A (注1)	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+105
	R5F5651CHGFC	PLQP0176KB-A (注1)	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+105
	R5F5651EDGFB	PLQP0144KA-B	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+105
	R5F5651EHGFB	PLQP0144KA-B	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+105
	R5F5651CDGFB	PLQP0144KA-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+105
	R5F5651CHGFB	PLQP0144KA-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+105
	R5F56519AGFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+105
	R5F56519BGFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+105
	R5F56519EGFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+105
	R5F56519FGFB	PLQP0144KA-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+105
	R5F56517AGFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+105
	R5F56517BGFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+105
	R5F56517EGFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+105
	R5F56517FGFB	PLQP0144KA-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+105
	R5F56514AGFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+105
	R5F56514BGFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+105
	R5F56514EGFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+105
	R5F56514FGFB	PLQP0144KA-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+105
	R5F5651EDGFP	PLQP0100KB-B	2Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+105
	R5F5651EHGFP	PLQP0100KB-B	2Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+105
	R5F5651CDGFP	PLQP0100KB-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	なし	あり	あり	-40～+105
	R5F5651CHGFP	PLQP0100KB-B	1.5Mバイト	640Kバイト	32Kバイト	120MHz	あり	あり	あり	-40～+105
	R5F56519AGFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+105
	R5F56519BGFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+105
	R5F56519EGFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+105
	R5F56519FGFP	PLQP0100KB-B	1Mバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+105
	R5F56517AGFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+105
	R5F56517BGFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+105
	R5F56517EGFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+105
	R5F56517FGFP	PLQP0100KB-B	768Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+105
	R5F56514AGFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	なし	なし	-40～+105
	R5F56514BGFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	なし	あり	なし	-40～+105
	R5F56514EGFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	なし	なし	-40～+105
	R5F56514FGFP	PLQP0100KB-B	512Kバイト	256Kバイト	非搭載	120MHz	あり	あり	なし	-40～+105

注1. 計画中




図 1.1 型名とメモリサイズ・パッケージ

1.3 ブロック図

図 1.2 にブロック図を示します。




図 1.2 ブロック図

1.4 端子機能

表 1.4 に端子機能一覧を示します。

表 1.4 端子機能一覧 (1 / 8)

分類	端子名	入出力	機能
デジタル電源	VCC	入力	電源端子。システムの電源に接続してください。0.1μFの積層セラミックコンデンサを介してVSSに接続してください。コンデンサは端子近くに配置してください
	VCL	入力	0.22μFの積層セラミックコンデンサを介してVSSに接続してください。コンデンサは端子近くに配置してください
	VSS	入力	グラウンド端子。システムの電源(0V)に接続してください
	VBATT	入力	バックアップ電源端子
クロック	XTAL	出力	水晶振動子接続端子。EXTAL 端子は外部クロックを入力することもできます
	EXTAL	入力	
	BCLK	出力	外部デバイス用の外部バスクロック出力端子
	SDCLK	出力	SDRAM 専用のクロック出力端子
	XCOUT	出力	サブクロック発振器の入出力端子。XCOUTとXCINの間には、水晶振動子を接続してください
	XCIN	入力	
クロック周波数精度測定	CACREF	入力	クロック周波数精度測定回路のリファレンスクロック入力端子
動作モードコントロール	MD	入力	動作モードを設定。この端子は、動作中に変化させないでください
	UB	入力	USB ブートモードイネーブル端子
	UPSEL	入力	USB ブートモード時の電源供給方式を選択 Lowでセルフパワー、Highでバスパワーを選択
システム制御	RES#	入力	リセット端子。この端子がLowになると、リセット状態となります
	EMLE	入力	オンチップエミュレータイネーブル端子。オンチップエミュレータを使用する場合は、Highにしてください。オンチップエミュレータを使用しない場合は、Lowにしてください
	BSCANP	入力	バウンダリスキャン許可端子です。この端子がHighになると、バウンダリスキャンが有効となります。バウンダリスキャンを使用しない場合は、Lowにしてください
オンチップエミュレータ	FINED	入出力	FINE インタフェース端子
	TRST#	入力	オンチップエミュレータ用またはバウンダリスキャン用端子。EMLE 端子を High にするとオンチップエミュレータ専用端子になります
	TMS	入力	
	TDI	入力	
	TCK	入力	
	TDO	出力	
	TRCLK	出力	トレースデータと同期をとるためのクロックを出力します
	TRSYNC TRSYNC1	出力	TRDATA0～TRDATA7 端子からの出力が有効データであることを示します
	TRDATA0 TRDATA1 TRDATA2 TRDATA3 TRDATA4 TRDATA5 TRDATA6 TRDATA7	出力	トレース情報を出力します
アドレスバス	A0～A23	出力	アドレス出力端子
データバス	D0～D31	入出力	双方向データバス
マルチプレクスバス	A0/D0～A15/D15	入出力	アドレス/データマルチプレクスバス

表 1.4 端子機能一覧 (2 / 8)

分類	端子名	入出力	機能
バス制御	RD#	出力	外部バスインタフェース空間をリード中であることを示すストロープ信号
	WR#	出力	1ライトストロープモード時、外部バスインタフェース空間をライト中であることを示すストロープ信号
	WR0#～WR3#	出力	バイトストロープモード時、外部バスインタフェース空間をライト中で、データバス (D7～D0, D15～D8, D23～D16, D31～D24) のいずれかが有効であることを示すストロープ信号
	BC0#～BC3#	出力	1ライトストロープモード時、外部バスインタフェース空間をアクセス中で、データバス (D7～D0, D15～D8, D23～D16, D31～D24) のいずれかが有効であることを示すストロープ信号
	ALE	出力	アドレスデータマルチプレクスバス選択時のアドレスラッチ信号
	WAIT#	入力	外部空間をアクセスするときのウェイト要求信号
	CS0#～CS7#	出力	CS 領域選択信号
	CKE	出力	SDRAM クロックイネーブル信号
	SDCS#	出力	SDRAM チップセレクト信号
	RAS#	出力	SDRAM ロウアドレスストロープ信号
	CAS#	出力	SDRAM カラムアドレスストロープ信号
	WE#	出力	SDRAM ライトイネーブル端子
	DQM0～DQM3	出力	SDRAM 入出力データマスキネーブル信号
EXDMA コントローラ	EDREQ0, EDREQ1	入力	外部 DMA 転送要求端子
	EDACK0, EDACK1	出力	シングルアドレス転送アクリッジ信号
割り込み	NMI	入力	ノンマスカブル割り込み要求端子
	IRQ0～IRQ15, IRQ0-DS～IRQ15-DS	入力	割り込み要求端子
マルチファンクション イマパルスユニット 3	MTIOC0A, MTIOC0B, MTIOC0C, MTIOC0D	入出力	TGRA0～TGRD0 のインพุットキャプチャ入力/アウトプットコンペア出力/PWM 出力端子
	MTIOC1A, MTIOC1B	入出力	TGRA1, TGRB1 のインพุットキャプチャ入力/アウトプットコンペア出力/PWM 出力端子
	MTIOC2A, MTIOC2B	入出力	TGRA2, TGRB2 のインพุットキャプチャ入力/アウトプットコンペア出力/PWM 出力端子
	MTIOC3A, MTIOC3B, MTIOC3C, MTIOC3D	入出力	TGRA3～TGRD3 のインพุットキャプチャ入力/アウトプットコンペア出力/PWM 出力端子
	MTIOC4A, MTIOC4B, MTIOC4C, MTIOC4D	入出力	TGRA4～TGRD4 のインพุットキャプチャ入力/アウトプットコンペア出力/PWM 出力端子
	MTIC5U, MTIC5V, MTIC5W	入力	TGRU5, TGRV5, TGRW5 のインพุットキャプチャ入力/デッドタイム補償機能の入力端子
	MTIOC6A, MTIOC6B, MTIOC6C, MTIOC6D	入出力	TGRA6～TGRD6 のインพุットキャプチャ入力/アウトプットコンペア出力/PWM 出力端子
	MTIOC7A, MTIOC7B, MTIOC7C, MTIOC7D	入出力	TGRA7～TGRD7 のインพุットキャプチャ入力/アウトプットコンペア出力/PWM 出力端子
	MTIOC8A, MTIOC8B, MTIOC8C, MTIOC8D	入出力	TGRA8～TGRD8 のインพุットキャプチャ入力/アウトプットコンペア出力/PWM 出力端子
	MTCLKA, MTCLKB, MTCLKC, MTCLKD	入力	外部クロックを入力、または位相計数モードクロック入力端子
ポートアウトプット イネーブル 3	POE0#, POE4#, POE8#, POE10#, POE11#	入力	MTU をハイインピーダンス状態にする要求信号を入力

表 1.4 端子機能一覧 (3 / 8)

分類	端子名	入出力	機能
16ビットタイマ パルスユニット	TIOCA0, TIOCB0, TIOCC0, TIOCD0	入出力	TGRA0～TGRD0のインプットキャプチャ入力/アウトプットコン ペア出力/PWM出力端子
	TIOCA1, TIOCB1	入出力	TGRA1, TGRB1のインプットキャプチャ入力/アウトプットコン ペア出力/PWM出力端子
	TIOCA2, TIOCB2	入出力	TGRA2, TGRB2のインプットキャプチャ入力/アウトプットコン ペア出力/PWM出力端子
	TIOCA3, TIOCB3, TIOCC3, TIOCD3	入出力	TGRA3～TGRD3のインプットキャプチャ入力/アウトプットコン ペア出力/PWM出力端子
	TIOCA4, TIOCB4	入出力	TGRA4, TGRB4のインプットキャプチャ入力/アウトプットコン ペア出力/PWM出力端子
	TIOCA5, TIOCB5	入出力	TGRA5, TGRB5のインプットキャプチャ入力/アウトプットコン ペア出力/PWM出力端子
	TCLKA, TCLKB, TCLKC, TCLKD	入力	外部クロックを入力、または位相計数モードクロック入力端子
プログラマブルパルス ジェネレータ	PO0～PO31	出力	パルス出力端子
8ビットタイマ	TMO0～TMO3	出力	コンペアマッチ出力端子
	TMCIO～TMCIO3	入力	カウンタに入力する外部クロックの入力端子
	TMRI0～TMRI3	入力	カウンタリセット入力端子
コンペアマッチタイマW	TIC0～TIC3	入力	CMTWの入力端子
	TOC0～TOC3	出力	CMTWの出力端子
シリアル コミュニケーション インタフェース (SCIg)	• 調歩同期式モード/クロック同期式モード		
	SCK0～SCK9	入出力	クロック入出力端子
	RXD0～RXD9	入力	受信データ入力端子
	TXD0～TXD9	出力	送信データ出力端子
	CTS0#～CTS9#	入力	送受信開始制御用入力端子
	RTS0#～RTS9#	出力	送受信開始制御用出力端子
	• 簡易I ² Cモード		
	SSCL0～SSCL9	入出力	I ² Cクロック入出力端子
	SSDA0～SSDA9	入出力	I ² Cデータ入出力端子
	• 簡易SPIモード		
	SCK0～SCK9	入出力	クロック入出力端子
	SMISO0～SMISO9	入出力	スレーブ送出データ入出力端子
	SMOSI0～SMOSI9	入出力	マスタ送出データ入出力端子
	SS0#～SS9#	入力	チップセレクト入力端子

表 1.4 端子機能一覧 (4 / 8)

分類	端子名	入出力	機能
シリアル コミュニケーション インタフェース (SCIh)	• 調歩同期式モード/クロック同期式モード		
	SCK12	入出力	クロック入出力端子
	RXD12	入力	受信データ入力端子
	TXD12	出力	送信データ出力端子
	CTS12#	入力	送受信開始制御用入力端子
	RTS12#	出力	送受信開始制御用出力端子
	• 簡易 I ² C モード		
	SSCL12	入出力	I ² C クロック入出力端子
	SSDA12	入出力	I ² C データ入出力端子
	• 簡易 SPI モード		
	SCK12	入出力	クロック入出力端子
	SMISO12	入出力	スレーブ送出データ入出力端子
	SMOSI12	入出力	マスタ送出データ入出力端子
	SS12#	入力	チップセレクト入力端子
	• 拡張シリアルモード		
	RDX12	入力	受信データ入力端子
	TXDX12	出力	送信データ出力端子
	SIOX12	入出力	送受信データ入出力端子
シリアル コミュニケーション インタフェース (SCIi)	• 調歩同期式モード/クロック同期式モード		
	SCK10～SCK11	入出力	クロック入出力端子
	RXD10～RXD11	入力	受信データ入力端子
	TXD10～TXD11	出力	送信データ出力端子
	CTS10#～CTS11#	入力	送受信開始制御用入力端子
	RTS10#～RTS11#	出力	送受信開始制御用出力端子
	• 簡易 I ² C モード		
	SSCL10～SSCL11	入出力	I ² C クロック入出力端子
	SSDA10～SSDA11	入出力	I ² C データ入出力端子
	• 簡易 SPI モード		
	SCK10～SCK11	入出力	クロック入出力端子
	SMISO10～SMISO11	入出力	スレーブ送出データ入出力端子
	SMOSI10～SMOSI11	入出力	マスタ送出データ入出力端子
	SS10#～SS11#	入力	チップセレクト入力端子
I ² C バスインタフェース	SCL0[FM+], SCL1, SCL2, SCL2-DS	入出力	クロック入出力端子。Nチャネルオープンドレインでバスを直接駆動できます
	SDA0[FM+], SDA1, SDA2, SDA2-DS	入出力	データ入出力端子。Nチャネルオープンドレインでバスを直接駆動できます

表 1.4 端子機能一覧 (5 / 8)

分類	端子名	入出力	機能
イーサネットコントローラ	REF50CK0	入力	50MHz基準クロック。RMIIモード時の送受信信号タイミング参照信号
	RMII0_CRS_DV	入力	RMIIモード時、キャリア検出信号。有効な受信データがRMII0_RXD1～0上にあることを示す信号
	RMII0_TXD0, RMII0_TXD1	出力	RMIIモード時、2ビットの送信データ
	RMII0_RXD0, RMII0_RXD1	入力	RMIIモード時、2ビットの受信データ
	RMII0_TXD_EN	出力	RMIIモード時、データ送信イネーブル信号
	RMII0_RX_ER	入力	RMIIモード時、データ受信中にエラーが発生したことを示す信号
	ET0_CRS	入力	キャリア検出/受信データ有効端子
	ET0_RX_DV	入力	有効な受信データがET0_ERXD3～0上にあることを示す信号
	ET0_EXOUT	出力	汎用外部出力端子
	ET0_LINKSTA	入力	PHY-LSIからのリンク状態を入力
	ET0_ETXD0～ET0_ETXD3	出力	MIIの4ビット送信データ
	ET0_ERXD0～ET0_ERXD3	入力	MIIの4ビット受信データ
	ET0_TX_EN	出力	送信許可端子。ET0_ETXD3～0上に送信データが準備できたことを示す信号
	ET0_TX_ER	出力	送信エラー端子。送信中のエラーをPHY-LSIに通知する信号
	ET0_RX_ER	入力	受信エラー端子。データ受信中に発生したエラー状態を認識する信号
	ET0_TX_CLK	入力	送信クロック端子。ET0_TX_EN, ET0_ETXD3～0, ET0_TX_ERのタイミング参照信号
	ET0_RX_CLK	入力	受信クロック端子。ET0_RX_DV, ET0_ERXD3～0, ET0_RX_ERのタイミング参照信号
	ET0_COL	入力	衝突検出信号
	ET0_WOL	出力	Magic Packet受信を示す信号
	ET0_MDC	出力	ET0_MDIOによる情報転送用の参照クロック信号
	ET0_MDIO	入出力	本MCUとPHY-LSIとの間で管理情報を交換するための双方向信号
USB2.0 ホスト/ファンクションモジュール	VCC_USB	入力	電源端子
	VSS_USB	入力	グラウンド端子
	USB0_DP	入出力	USBバスのD+データ
	USB0_DM	入出力	USBバスのD-データ
	USB0_EXICEN	出力	OTG電源ICに接続
	USB0_ID	入力	OTG電源ICに接続
	USB0_VBUSEN	出力	USB用VBUSパワーイネーブル端子
	USB0_OVRCURA/ USB0_OVRCURB	入力	USB用オーバカレント端子
	USB0_VBUS	入力	USBケーブルの接続/切断検出入力端子
CANモジュール	CRX0, CRX1, CRX1-DS	入力	入力端子
	CTX0, CTX1	出力	出力端子

表 1.4 端子機能一覧 (6 / 8)

分類	端子名	入出力	機能
シリアルペリフェラル インタフェース	RSPCKA-A/RSPCKA-B/ RSPCKB-A/RSPCKB-B/ RSPCKC-A/RSPCKC-B	入出力	クロック入出力端子
	MOSIA-A/MOSIA-B/ MOSIB-A/MOSIB-B/ MOSIC-A/MOSIC-B	入出力	マスタ送出データ入出力端子
	MISOA-A/MISOA-B/ MISOB-A/MISOB-B/ MISOC-A/MISOC-B	入出力	スレーブ送出データ入出力端子
	SSLA0-A/SSLA0-B/ SSLB0-A/SSLB0-B/ SSLC0-A/SSLC0-B	入出力	スレーブセレクト入出力端子
	SSLA1-A/SSLA1-B/ SSLB1-A/SSLB1-B/ SSLC1-A/SSLC1-B, SSLA2-A/SSLA2-B/ SSLB2-A/SSLB2-B/ SSLC2-A/SSLC2-B, SSLA3-A/SSLA3-B/ SSLB3-A/SSLB3-B/ SSLC3-A/SSLC3-B	出力	スレーブセレクト出力端子
クワッドシリアルペリ フェラルインタフェース	QSPCLK-A/QSPCLK-B	出力	QSPIのクロック出力端子
	QSSL-A/QSSL-B	出力	QSPIのスレーブ出力端子
	QMO-A/QMO-B, QIO0-A/QIO0-B	入出力	マスタ送出データ/データ0
	QMI-A/QMI-B, QIO1-A/QIO1-B	入出力	マスタ入力データ/データ1
	QIO2-A/QIO2-B, QIO3-A/QIO3-B	入出力	データ2、データ3
MMCホストインタ フェース	MMC_CLK-A/MMC_CLK-B	出力	MMCクロック端子
	MMC_CMD-A/MMC_CMD-B	入出力	コマンド/レスポンス端子
	MMC_D7-A/MMC_D7-B ~ MMC_D0-A/MMC_D0-B	入出力	送信データ/受信データ信号
	MMC_CD-A/MMC_CD-B	入力	カード検出端子
	MMC_RES#-A/ MMC_RES#-B	出力	MMCリセット出力端子
SDホストインタフェース	SDHI_CLK-A/SDHI_CLK-B/ SDHI_CLK-C	出力	SDクロック出力端子
	SDHI_CMD-A/SDHI_CMD- B/SDHI_CMD-C	入出力	SDコマンド出力、レスポンス入力信号端子
	SDHI_D3-A/SDHI_D3-B/ SDHI_D3-C ~ SDHI_D0-A/ SDHI_D0-B/SDHI_D0-C	入出力	SDデータバス端子
	SDHI_CD	入力	SDカード検出端子
	SDHI_WP	入力	SDライトプロテクト信号
SDスレーブインタフェ ース	SDSI_CLK-A/SDSI_CLK-B	入力	SDクロック入力端子
	SDSI_CMD-A/SDSI_CMD-B	入出力	SDコマンド入力、レスポンス出力信号端子
	SDSI_D3-A/SDSI_D3-B, SDSI_D2-A/SDSI_D2-B, SDSI_D1-A/SDSI_D1-B, SDSI_D0-A/SDSI_D0-B	入出力	SDデータバス端子

表 1.4 端子機能一覧 (7 / 8)

分類	端子名	入出力	機能
パラレルデータキャプチャユニット	PIXCLK	入力	画像転送用クロック端子
	VSYN	入力	垂直同期信号端子
	HSYN	入力	水平同期信号端子
	PIXD0 ~ PIXD7	入力	8ビット画像データ端子
	PCKO	出力	ドットクロック用出力端子
グラフィックLCDコントローラ	LCD_CLK-A, LCD_CLK-B	出力	パネルクロック出力端子
	LCD_TCON3-A/ LCD_TCON3-B ~ LCD_TCON0-A/ LCD_TCON0-B	出力	制御信号出力端子
	LCD_DATA23-A/ LCD_DATA23-B ~ LCD_DATA0-A/ LCD_DATA0-B	出力	LCD 信号出力端子
	LCD_EXTCLK-A, LCD_EXTCLK-B	入力	パネルクロック源入力端子
リアルタイムクロック	RTCOUT	出力	1Hz/64Hzのクロック出力端子
	RTCIC0 ~ RTCIC2	入力	時間キャプチャイベント入力端子
12ビットA/Dコンバータ	AN000 ~ AN007, AN100 ~ AN120	入力	A/Dコンバータのアナログ入力端子
	ADTRG0#, ADTRG1#	入力	A/D変換開始のための外部トリガ入力端子
	ANEX0	出力	拡張アナログ出力端子
	ANEX1	入力	拡張アナログ入力端子
12ビットD/Aコンバータ	DA0, DA1	出力	D/Aコンバータのアナログ出力端子
アナログ電源	AVCC0	入力	12ビットA/Dコンバータ(ユニット0)のアナログ電源端子。電源供給元から分岐させて、VCCと接続してください。0.1μFの積層セラミックコンデンサを介してAVSS0に接続してください。コンデンサは端子近くに配置してください
	AVSS0	入力	12ビットA/Dコンバータ(ユニット0)のアナロググランド端子。グランド供給元から分岐させて、VSSと接続してください。0.1μFの積層セラミックコンデンサを介してAVCC0に接続してください。コンデンサは端子近くに配置してください
	VREFH0	入力	12ビットA/Dコンバータ(ユニット0)の基準電源端子。12ビットA/Dコンバータを使用しない場合は、VCCに接続してください
	VREFL0	入力	12ビットA/Dコンバータ(ユニット0)の基準グランド端子。12ビットA/Dコンバータを使用しない場合は、VSSに接続してください
	AVCC1	入力	12ビットA/Dコンバータ(ユニット1)とD/Aコンバータのアナログ電源と基準電源の端子です。また、温度センサのアナログ電源端子にもなっています。電源供給元から分岐させて、VCCと接続してください。0.1μFの積層セラミックコンデンサを介してAVSS1に接続してください。コンデンサは端子近くに配置してください
	AVSS1	入力	12ビットA/Dコンバータ(ユニット1)とD/Aコンバータのアナロググランドと基準グランドの端子です。また、温度センサのアナロググランド端子にもなっています。グランド供給元から分岐させて、VSSと接続してください。0.1μFの積層セラミックコンデンサを介してAVCC1に接続してください。コンデンサは端子近くに配置してください

表 1.4 端子機能一覧 (8 / 8)

分類	端子名	入出力	機能
I/O ポート	P00 ~ P03, P05, P07	入出力	6ビットの入出力端子
	P10 ~ P17	入出力	8ビットの入出力端子
	P20 ~ P27	入出力	8ビットの入出力端子
	P30 ~ P37	入出力	8ビットの入出力端子 (P35は入力端子)
	P40 ~ P47	入出力	8ビットの入出力端子
	P50 ~ P57	入出力	8ビットの入出力端子
	P60 ~ P67	入出力	8ビットの入出力端子
	P70 ~ P77	入出力	8ビットの入出力端子
	P80 ~ P87	入出力	8ビットの入出力端子
	P90 ~ P97	入出力	8ビットの入出力端子
	PA0 ~ PA7	入出力	8ビットの入出力端子
	PB0 ~ PB7	入出力	8ビットの入出力端子
	PC0 ~ PC7	入出力	8ビットの入出力端子
	PD0 ~ PD7	入出力	8ビットの入出力端子
	PE0 ~ PE7	入出力	8ビットの入出力端子
	PF0 ~ PF5	入出力	6ビットの入出力端子
	PG0 ~ PG7	入出力	8ビットの入出力端子
	PJ0 ~ PJ3, PJ5	入出力	5ビットの入出力端子

注. 端子名については、以下の注意事項があります。詳細は、「1.5 ピン配置図」を参照してください。

- 端子名に-A、-Bなどのグループ名を表す記号が付加されている場合、各グループで使用することを推奨します。RSPI、QSPI、SDHI、SDSI、MMC、GLCDCについては、電気的特性のACタイミングを各グループで測定しています。
- 端子名に-DSが付加されている端子は、ディープソフトウェアスタンバイモードの解除端子として使用できます。
- RIICの端子名に[FM+]が付加されている端子は、ファストモードプラスに対応しています。

1.5 ピン配置図

図 1.3 ～図 1.9 にピン配置図を示します。また、表 1.5 ～表 1.10 に機能別端子一覧を示します。

	A	B	C	D	E	F	G	H	J	K	L	M	N	P	R		
15	PE2	PE3	P70	P65	P67	VSS	VCC	PG7	PA6	PB0	P72	PB4	VSS	VCC	PC1	15	
14	PE1	PE0	VSS	PE7	PG3	PA0	PA1	PA2	PA7	VCC	PB1	PB5	P73	P75	P74	14	
13	P63	P64	PE4	VCC	PG2	PG4	PG6	PA3	VSS	P71	PB3	PB7	PC0	PC2	P76	13	
12	P60	VSS	P62	PE5	PE6	P66	PG5	PA4	PA5	PB2	PB6	P77	PC3	PC4	P80	12	
11	PD6	PG1	VCC	P61	RX65N グループ、RX651 グループ PTLG0177KA-A (177 ピン TFLGA) (上面透視図)							P81	P82	PC6	VCC	11	
10	P97	PD4	PG0	PD7								PC5	PC7	P83	VSS	10	
9	VCC	P96	PD3	PD5								P50	P51	P52	P53	9	
8	P94	PD1	PD2	VSS								P55	P54	P10	P11	8	
7	VSS	P92	PD0	P95								P85	P84	P57	P56	7	
6	VCC	P91	P90	P93								PJ1	PJ0	VSS_ USB	USB0_ DP	6	
5	P46	P47	P45	P44	NC								PJ2	P12	VCC_ USB	USB0_ DM	5
4	P42	P41	P43	P00	VSS	BSCANP	PF4	P35	PF3	PF1	P25	P86	P15	P14	P13	4	
3	VREFL0	P40	VREFH0	P03	PF5	PJ3	MD/ FINED	RES#	P34	PF2	PF0	P24	P22	P87	P16	3	
2	AVCC0	P07	AVCC1	P02	EMLE	VCL	XCOUT	VSS	VCC	P32	P30	P26	P23	P17	P20	2	
1	AVSS0	P05	AVSS1	P01	PJ5	VBATT	XCIN	XTAL	EXTAL	P33	P31	P27	VCC	VSS	P21	1	
	A	B	C	D	E	F	G	H	J	K	L	M	N	P	R		

注. ピン配置図には、電源端子、I/Oポートを記載しています。
端子構成は、「表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA)」をご確認ください。

図 1.3 ピン配置図 (177 ピン TFLGA)

	A	B	C	D	E	F	G	H	J	K	L	M	N	P	R	
15	PE2	PE3	P70	P65	P67	VSS	VCC	PG7	PA6	PB0	P72	PB4	VSS	VCC	PC1	15
14	PE1	PE0	VSS	PE7	PG3	PA0	PA1	PA2	PA7	VCC	PB1	PB5	P73	P75	P74	14
13	P63	P64	PE4	VCC	PG2	PG4	PG6	PA3	VSS	P71	PB3	PB7	PC0	PC2	P76	13
12	P60	VSS	P62	PE5	PE6	P66	PG5	PA4	PA5	PB2	PB6	P77	PC3	PC4	P80	12
11	PD6	PG1	VCC	P61	RX65N グループ、RX651 グループ PLBG0176GA-A (176 ピン LFBGA) (上面透視図)							P81	P82	PC6	VCC	11
10	P97	PD4	PG0	PD7								PC5	PC7	P83	VSS	10
9	VCC	P96	PD3	PD5								P50	P51	P52	P53	9
8	P94	PD1	PD2	VSS								P55	P54	P10	P11	8
7	VSS	P92	PD0	P95								P85	P84	P57	P56	7
6	VCC	P91	P90	P93								PJ1	PJ0	VSS_USB	USB0_DP	6
5	P46	P47	P45	P44								PJ2	P12	VCC_USB	USB0_DM	5
4	P42	P41	P43	P00	VSS	BSCANP	PF4	P35	PF3	PF1	P25	P86	P15	P14	P13	4
3	VREFL0	P40	VREFH0	P03	PF5	PJ3	MD/ FINED	RES#	P34	PF2	PF0	P24	P22	P87	P16	3
2	AVCC0	P07	AVCC1	P02	EMLE	VCL	XCOUT	VSS	VCC	P32	P30	P26	P23	P17	P20	2
1	AVSS0	P05	AVSS1	P01	PJ5	VBATT	XCIN	XTAL	EXTAL	P33	P31	P27	VCC	VSS	P21	1
	A	B	C	D	E	F	G	H	J	K	L	M	N	P	R	

注. ピン配置図には、電源端子、I/Oポートを記載しています。
端子構成は、「表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA)」をご確認ください。

図 1.4 ピン配置図 (176 ピン LFBGA)




図 1.5 ピン配置図 (176 ピン LQFP)

	A	B	C	D	E	F	G	H	J	K	L	M	N	
13	PE3	PE4	VSS	PE6	P67	PA2	PA4	PA7	PB1	PB5	VSS	VCC	P74	13
12	PE1	PE2	P70	PE5	P65	PA1	VCC	PB0	PB2	PB6	P73	PC1	P75	12
11	P62	P61	PE0	VCC	P66	VSS	PA6	P71	PB4	PB7	PC2	PC0	PC3	11
10	VSS	VCC	P63	PE7	PA0	PA3	PA5	P72	PB3	P76	PC4	P77	P82	10
9	PD6	PD4	PD7	P64	RX65N グループ、RX651 グループ PTLG0145KA-A (145 ピン TFLGA) (上面透視図)					P80	PC5	P81	PC7	9
8	PD2	PD0	PD3	P60						VCC	P83	PC6	VSS	8
7	P92	P91	PD1	PD5						P51	P52	P50	P55	7
6	P90	P47	VSS	P93						P53	P56	VSS_ USB	USB0_ DP	6
5	P45	P43	P46	VCC	P44					P54	P13	VCC_ USB	USB0_ DM	5
4	P42	VREFL0	P41	P01	EMLE	VBATT	BSCANP	P35	P30	P15	P24	P12	P14	4
3	P40	P05	VREFH0	P03	PJ5	PJ3	MD/ FINED	VSS	P32	P31	P16	P86	P87	3
2	P07	AVCC0	P02	PF5	VCL	XCOUT	RES#	VCC	P33	P26	P23	P17	P20	2
1	AVSS0	AVCC1	AVSS1	P00	VSS	XCIN	XTAL	EXTAL	P34	P27	P25	P22	P21	1
	A	B	C	D	E	F	G	H	J	K	L	M	N	

注. ピン配置図には、電源端子、I/Oポートを記載しています。
端子構成は、「表 1.7 機能別端子一覧(145ピンTFLGA)」をご確認ください。

図 1.6 ピン配置図 (145 ピン TFLGA)




図 1.7 ピン配置図 (144 ピン LFQFP)

RX65N グループ、RX651 グループ
PTLG0100JA-A(100 ピン TFLGA)
(上面透視図)

	A	B	C	D	E	F	G	H	J	K	
10	PE2	PE3	PE4	PA0	PA3	VSS	VCC	PB7	PC1	PC2	10
9	PE1	PD7	PE5	PA1	PA5	PA7	PB1	PB6	PC0	PC3	9
8	PE0	PD6	PD5	PE7	PA4	PB0	PB4	PC6	PC4	PC5	8
7	PD4	PD3	PD2	PE6	PA6	PB2	PB5	PC7	P50	P51	7
6	PD0	PD1	P47	P46	PA2	PB3	P52	P54	VCC_ USB	USB0_ DP	6
5	P43	P44	P42	P45	P41	P12	P53	P55	VSS_ USB	USB0_ DM	5
4	VREFL0	P40	VREFH0	VBATT	P34	P32	P27	P15	P13	P14	4
3	P07	AVCC0	PJ3	MD/ FINED	RES#	P35	P30	P16	P17	P20	3
2	AVCC1	AVSS0	AVSS1	XCOUT	VSS	VCC	P31	P25	P21	P22	2
1	P05	EMLE	VCL	XCIN	XTAL	EXTAL	P33	P26	P24	P23	1
	A	B	C	D	E	F	G	H	J	K	

注. ピン配置図には、電源端子、I/Oポートを記載しています。
注. 端子構成は、「表 1.9 機能別端子一覧(100ピンTFLGA)」をご確認ください。

図 1.8 ピン配置図 (100 ピン TFLGA)




図 1.9 ピン配置図 (100 ピン LQFP)

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA) (1 / 11)

ピン 番号	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
A1	AVSS0								
A2	AVCC0								
A3	VREFL0								
A4		P42						IRQ10-DS	AN002
A5		P46						IRQ14-DS	AN006
A6	VCC								
A7	VSS								
A8		P94	D20/A20						
A9	VCC								
A10	TRSYNC1	P97	D23/A23						
A11		PD6	D6[A6/D6]	MTIC5V/ MTIOC8A/ POE4#	SSLC2-A	QMO-B/ QIO0-B/ SDHI_D0-B/ MMC_D0-B	LCD_DATA 18-B	IRQ6	AN106
A12		P60	CS0#						
A13		P63	CAS#/ D2[A2/D2]/ CS3#						
A14		PE1	D9[A9/D9]/ D1[A1/D1]	MTIOC4C/ MTIOC3B/ PO18	TXD12/ SMOS12/ SSDA12/ TXDX12/ SIOX12/ SSLB2-B	MMC_D5-B	LCD_DATA 15-B		ANEX1
A15		PE2	D10[A10/ D10]/D2[A2/ D2]	MTIOC4A/ PO23/TIC3	RXD12/ SMISO12/ SSCL12/ RXDX12/ SSLB3-B	MMC_D6-B	LCD_DATA 14-B	IRQ7-DS	AN100
B1		P05						IRQ13	DA1
B2		P07						IRQ15	ADTRG0#
B3		P40						IRQ8-DS	AN000
B4		P41						IRQ9-DS	AN001
B5		P47						IRQ15-DS	AN007
B6		P91	D17/A17		SCK7				AN115
B7		P92	D18/A18	POE4#	RXD7/ SMISO7/ SSCL7				AN116
B8		PD1	D1[A1/D1]	MTIOC4B/ POE0#	MOSIC-A/ CTX0		LCD_DATA 23-B	IRQ1	AN109
B9	TRDATA5	P96	D22/A22						
B10		PD4	D4[A4/D4]	MTIOC8B/ POE11#	SSLC0-A	QSSL-B/ SDHI_CMD -B/ MMC_CMD -B	LCD_DATA 20-B	IRQ4	AN112
B11	TRDATA7	PG1	D25						

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA) (2 / 11)

ピン 番号	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
B12	VSS								
B13		P64	WE#/D3[A3/ D3]/CS4#						
B14		PE0	D8[A8/D8]/ D0[A0/D0]	MTIOC3D	SCK12/ SSLB1-B	MMC_D4-B	LCD_DATA 16-B		ANEX0
B15		PE3	D11[A11/ D11]/D3[A3/ D3]	MTIOC4B/ PO26/ TOC3/ POE8#	ET0_ERXD 3/CTS12#/ RTS12#/ SS12#	MMC_D7-B	LCD_DATA 13-B		AN101
C1	AVSS1								
C2	AVCC1								
C3	VREFH0								
C4		P43						IRQ11-DS	AN003
C5		P45						IRQ13-DS	AN005
C6		P90	D16/A16		TXD7/ SMOSI7/ SSDA7				AN114
C7		PD0	D0[A0/D0]	POE4#			LCD_EXTC LK-B	IRQ0	AN108
C8		PD2	D2[A2/D2]	MTIOC4D/ TIC2	MISOC-A/ CRX0	QIO2-B/ SDHI_D2-B/ MMC_D2-B	LCD_DATA 22-B	IRQ2	AN110
C9		PD3	D3[A3/D3]	MTIOC8D/ TOC2/ POE8#	RSPCKC-A	QIO3-B/ SDHI_D3-B/ MMC_D3-B	LCD_DATA 21-B	IRQ3	AN111
C10	TRDATA6	PG0	D24						
C11	VCC								
C12		P62	RAS#/ D1[A1/D1]/ CS2#						
C13		PE4	D12[A12/ D12]/D4[A4/ D4]	MTIOC4D/ MTIOC1A/ PO28	ET0_ERXD 2/SSLB0-B		LCD_DATA 12-B		AN102
C14	VSS								
C15		P70	SDCLK						
D1		P01		TMC10	RXD6/ SMISO6/ SSCL6			IRQ9	AN119
D2		P02		TMC11	SCK6			IRQ10	AN120
D3		P03						IRQ11	DA0
D4		P00		TMR10	TXD6/ SMOSI6/ SSDA6			IRQ8	AN118
D5		P44						IRQ12-DS	AN004
D6		P93	D19/A19	POE0#	CTS7#/ RTS7#/ SS7#				AN117
D7	TRDATA4	P95	D21/A21						

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA) (3 / 11)

ピン 番号	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
D8	VSS								
D9		PD5	D5[A5/D5]	MTIC5W/ MTIOC8C/ POE10#	SSLC1-A	QSPCLK-B/ SDHI_CLK- B/ MMC_CLK- B	LCD_DATA 19-B	IRQ5	AN113
D10		PD7	D7[A7/D7]	MTIC5U/ POE0#	SSLC3-A	QMI-B/ QIO1-B/ SDHI_D1-B/ MMC_D1-B	LCD_DATA 17-B	IRQ7	AN107
D11		P61	SDCS#/ D0[A0/D0]/ CS1#						
D12		PE5	D13[A13/ D13]/D5[A5/ D5]	MTIOC4C/ MTIOC2B	ET0_RX_C LK/ REF50CK0/ RSPCKB-B		LCD_DATA 11-B	IRQ5	AN103
D13	VCC								
D14		PE7	D15[A15/ D15]/D7[A7/ D7]	MTIOC6A/ TOC1	MISOB-B	SDHI_WP/ MMC_RES #-B	LCD_DATA 9-B	IRQ7	AN105
D15		P65	CKE/CS5#						
E1		PJ5		POE8#	CTS2#/ RTS2#/ SS2#				
E2	EMLE								
E3		PF5						IRQ4	
E4	VSS								
E5 (注1)	NC								
E12		PE6	D14[A14/ D14]/D6[A6/ D6]	MTIOC6C/ TIC1	MOSIB-B	SDHI_CD/ MMC_CD-B	LCD_DATA 10-B	IRQ6	AN104
E13	TRDATA0	PG2	D26						
E14	TRDATA1	PG3	D27						
E15		P67	DQM1/ CS7#	MTIOC7C				IRQ15	
F1	VBATT								
F2	VCL								
F3		PJ3	EDACK1	MTIOC3C	ET0_EXOU T/CTS6#/ RTS6#/ SS6#/ CTS0#/ RTS0#/ SS0#				
F4	BSCANP								
F12		P66	DQM0/ CS6#	MTIOC7D					
F13	TRSYNC	PG4	D28						

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA) (4 / 11)

ピン 番号	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
177ピン TFLGA 176ピン LFBGA									
F14		PA0	DQM2/ BC0#/A0	MTIOC4A/ MTIOC6D/ TIOCA0/ PO16/ CACREF	ET0_TX_E N/ RMII0_TXD _EN/ SSLA1-B		LCD_DATA 8-B		
F15	VSS								
G1	XCIN								
G2	XCOUT								
G3	MD/FINED								
G4	TRST#	PF4							
G12	TRCLK	PG5	D29						
G13	TRDATA2	PG6	D30						
G14		PA1	DQM3/A1	MTIOC0B/ MTCLKC/ MTIOC7B/ TIOCB0/ PO17	ET0_WOL/ SCK5/ SSLA2-B		LCD_DATA 7-B	IRQ11	
G15	VCC								
H1	XTAL	P37							
H2	VSS								
H3	RES#								
H4	UPSEL	P35						NMI	
H12		PA4	A4	MTIC5U/ MTCLKA/ TIOCA1/ TMRI0/ PO20	ET0_MDC/ TXD5/ SMOSI5/ SSDA5/ SSLA0-B		LCD_DATA 4-B	IRQ5-DS	
H13		PA3	A3	MTIOC0D/ MTCLKD/ TIOCD0/ TCLKB/ PO19	ET0_MDIO/ RXD5/ SMISO5/ SSCL5		LCD_DATA 5-B	IRQ6-DS	
H14		PA2	A2	MTIOC7A/ PO18	RXD5/ SMISO5/ SSCL5/ SSLA3-B		LCD_DATA 6-B		
H15	TRDATA3	PG7	D31						
J1	EXTAL	P36							
J2	VCC								
J3		P34		MTIOC0A/ TMC13/ PO12/ POE10#	ET0_LINKS TA/SCK6/ SCK0			IRQ4	
J4	TMS	PF3							
J12		PA5	A5	MTIOC6B/ TIOCB1/ PO21	ET0_LINKS TA/ RSPCKA-B		LCD_DATA 3-B		
J13	VSS								

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA) (5 / 11)

ピン 番号 177ピン TFLGA 176ピン LFBGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
J14		PA7	A7	TIOCB2/ PO23	ET0_WOL/ MISOA-B		LCD_DATA 1-B		
J15		PA6	A6	MTIC5W/ MTCLKB/ TIOCA2/ TMCI3/ PO22/ POE10#	ET0_EXOU T/CTS5#/ RTS5#/ SS5#/ MOSIA-B		LCD_DATA 2-B		
K1		P33	EDREQ1	MTIOC0D/ TIOCD0/ TMR13/ PO11/ POE4#/ POE11#	RXD6/ SMISO6/ SSCL6/ RXD0/ SMISO0/ SSCL0/ CRX0	PCKO		IRQ3-DS	
K2		P32		MTIOC0C/ TIOCC0/ TMO3/ PO10/ RTCIC2/ RTCOUT/ POE0#/ POE10#	TXD6/ SMOSI6/ SSDA6/ TXD0/ SMOSI0/ SSDA0/ CTX0/ USB0_VBU SEN	VSYNC		IRQ2-DS	
K3	TDI	PF2			RXD1/ SMISO1/ SSCL1				
K4	TCK	PF1			SCK1				
K12		PB2	A10	TIOCC3/ TCLKC/ PO26	ET0_RX_C LK/ REF50CK0/ CTS4#/ RTS4#/ SS4#/ CTS6#/ RTS6#/ SS6#	SDSI_D2-B	LCD_TCON 2-B		
K13		P71	A18/CS1#		ET0_MDIO				
K14	VCC								
K15		PB0	A8	MTIC5W/ TIOCA3/ PO24	ET0_ERXD 1/ RMII0_RXD 1/RXD4/ SMISO4/ SSCL4/ RXD6/ SMISO6/ SSCL6		LCD_DATA 0-B	IRQ12	
L1		P31		MTIOC4D/ TMCI2/ PO9/ RTCIC1	CTS1#/ RTS1#/ SS1#/ SSLB0-A			IRQ1-DS	

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA) (6 / 11)

ピン 番号 177ピン TFLGA 176ピン LFBGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
L2		P30		MTIOC4B/ TMRI3/ PO8/ RTCIC0/ POE8#	RXD1/ SMISO1/ SSCL1/ MISOB-A			IRQ0-DS	
L3	TDO	PF0			TXD1/ SMOSI1/ SSDA1				
L4		P25	CS5#/ EDACK1	MTIOC4C/ MTCLKB/ TIOCA4/ PO5	RXD3/ SMISO3/ SSCL3	SDHI_CD/ HSYNC			ADTRG0#
L12		PB6	A14	MTIOC3D/ TIOCA5/ PO30	ET0_ETXD 1/ RMII0_TXD 1/RXD9/ SMISO9/ SSCL9/ SMISO11/ SSCL11/ RXD11	SDSI_D0-B			
L13		PB3	A11	MTIOC0A/ MTIOC4A/ TIOC3D/ TCLKD/ TMO0/ PO27/ POE11#	ET0_RX_E R/ RMII0_RX_ ER/SCK4/ SCK6	SDSI_D3-B	LCD_TCON 1-B		
L14		PB1	A9	MTIOC0C/ MTIOC4C/ TIOCB3/ TMC10/ PO25	ET0_ERXD 0/ RMII0_RXD 0/TXD4/ SMOSI4/ SSDA4/ TXD6/ SMOSI6/ SSDA6		LCD_TCON 3-B	IRQ4-DS	
L15		P72	A19/CS2#		ET0_MDC		LCD_DATA 23-A		
M1		P27	CS7#	MTIOC2B/ TMC13/PO7	SCK1/ RSPCKB-A				
M2		P26	CS6#	MTIOC2A/ TMO1/PO6	TXD1/ SMOSI1/ SSDA1/ CTS3#/ RTS3#/ SS3#/ MOSIB-A				
M3		P24	CS4#/ EDREQ1	MTIOC4A/ MTCLKA/ TIOCB4/ TMRI1/PO4	SCK3/ USB0_VBU SEN	SDHI_WP/ PIXCLK			
M4		P86		MTIOC4D/ TIOCA0	SMISO10/ SSCL10/ RXD10	PIXD1			

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA) (7 / 11)

ピン 番号 177ピン TFLGA 176ピン LFBGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
M5		PJ2			TXD8/ SMOSI8/ SSDA8/ SSLC3-B		LCD_TCON 2-A		
M6		PJ1		MTIOC6A	RXD8/ SMISO8/ SSCL8/ SSLC2-B		LCD_TCON 3-A		
M7		P85		MTIOC6C/ TIOCC0			LCD_DATA 1-A		
M8		P55	D0[A0/D0]/ EDREQ0	MTIOC4D/ TMO3	ET0_EXOU T/TXD7/ SMOSI7/ SSDA7/ MISOC-B/ CRX1		LCD_DATA 5-A	IRQ10	
M9		P50	WR0#/WR#		TXD2/ SMOSI2/ SSDA2/ SSLB1-A				
M10		PC5	D3[A3/D3]/ A21/CS2#/ WAIT#	MTIOC3B/ MTCLKD/ TMRI2/ PO29	ET0_ETXD 2/SCK8/ SCK10/ RSPCKA-A	MMC_D5-A	LCD_DATA 11-A		
M11		P81	EDACK0	MTIOC3D/ PO27	ET0_ETXD 0/ RMII0_TXD 0/SMISO10/ SSCL10/ RXD10	QIO3-A/ SDHI_CD/ MMC_D3-A	LCD_DATA 13-A		
M12		P77	CS7#	PO23	ET0_RX_E R/ RMII0_RX_ ER/ SMOSI11/ SSDA11/ TXD11	QSPCLK-A/ SDHI_CLK- A/ SDSI_CLK- A/ MMC_CLK- A	LCD_DATA 17-A		
M13		PB7	A15	MTIOC3B/ TIOCB5/ PO31	ET0_CRS/ RMII0_CRS _DV/TXD9/ SMOSI9/ SSDA9/ SMOSI11/ SSDA11/ TXD11	SDSI_D1-B			
M14		PB5	A13	MTIOC2A/ MTIOC1B/ TIOCB4/ TMRI1/ PO29/ POE4#	ET0_ETXD 0/ RMII0_TXD 0/SCK9/ SCK11	SDSI_CLK- B	LCD_CLK-B		

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA) (8 / 11)

ピン 番号 177ピン TFLGA 176ピン LFBGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
M15		PB4	A12	TIOCA4/ PO28	ET0_TX_E N/ RMII0_TXD _EN/ CTS9#/ RTS9#/ SS9#/ SS11#/ CTS11#/ RTS11#	SDSI_CMD- B	LCD_TCON 0-B		
N1	VCC								
N2		P23	EDACK0	MTIOC3D/ MTCLKD/ TIOCD3/ PO3	TXD3/ SMOSI3/ SSDA3/ CTS0#/ RTS0#/ SS0#	SDHI_D1- C/PIXD7			
N3		P22	EDREQ0	MTIOC3B/ MTCLKC/ TIOCC3/ TMO0/PO2	SCK0/ USB0_OVR CURB	SDHI_D0- C/PIXD6			
N4		P15		MTIOC0B/ MTCLKB/ TIOCB2/ TCLKB/ TMC12/ PO13	RXD1/ SMISO1/ SSCL1/ SCK3/ CRX1-DS	PIXD0		IRQ5	
N5		P12	WR3#/ BC3#	MTIC5U/ TMC11	RXD2/ SMISO2/ SSCL2/ SCL0[FM+]		LCD_TCON 1-A	IRQ2	
N6		PJ0		MTIOC6B	SCK8/ SSLC1-B		LCD_DATA 0-A		
N7		P84		MTIOC6D			LCD_DATA 2-A		
N8		P54	D1[A1/D1]/ EDACK0	MTIOC4B/ TMC11	ET0_LINKS TA/CTS2#/ RTS2#/ SS2#/ MOSIC-B/ CTX1		LCD_DATA 6-A		
N9		P51	WR1#/ BC1#/ WAIT#		SCK2/ SSLB2-A				
N10	UB	PC7	A23/CS0#	MTIOC3A/ MTCLKB/ TMO2/ PO31/ TOC0/ CACREF	ET0_COL/ TXD8/ SMOSI8/ SSDA8/ SMOSI10/ SSDA10/ TXD10/ MISOA-A	MMC_D7-A	LCD_DATA 9-A	IRQ14	

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA) (9 / 11)

ピン 番号 177ピン TFLGA 176ピン LFBGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
N11		P82	EDREQ1	MTIOC4A/ PO28	ET0_ETXD 1/ RMII0_TXD 1/SMOSI10/ SSDA10/ TXD10	MMC_D4-A	LCD_DATA 12-A		
N12		PC3	A19	MTIOC4D/ TCLKB/ PO24	ET0_TX_E R/TXD5/ SMOSI5/ SSDA5	QMO-A/ QIO0-A/ SDHI_D0-A/ SDSI_D0-A/ MMC_D0-A	LCD_DATA 16-A		
N13		PC0	A16	MTIOC3C/ TCLKC/ PO17	ET0_ERXD 3/CTS5#/ RTS5#/ SS5#/ SSLA1-A			IRQ14	
N14		P73	CS3#	PO16	ET0_WOL		LCD_EXTC LK-A		
N15	VSS								
P1	VSS								
P2		P17		MTIOC3A/ MTIOC3B/ MTIOC4B/ TIOCB0/ TCLKD/ TMO1/ PO15/ POE8#	SCK1/ TXD3/ SMOSI3/ SSDA3/ SDA2-DS	SDHI_D3- C/PIXD3		IRQ7	ADTRG1#
P3		P87		MTIOC4C/ TIOCA2	SMOSI10/ SSDA10/ TXD10	SDHI_D2- C/PIXD2			
P4		P14		MTIOC3A/ MTCLKA/ TIOCB5/ TCLKA/ TMRI2/ PO15	CTS1#/ RTS1#/ SS1#/ CTX1/ USB0_OVR CURA		LCD_CLK-A	IRQ4	
P5	VSS_USB								
P6	VCC_USB								
P7		P57			RXD7/ SMISO7/ SSCL7/ SSLC0-B		LCD_DATA 3-A		
P8		P10	ALE	MTIC5W/ TMRI3				IRQ0	
P9		P52	RD#		RXD2/ SMISO2/ SSCL2/ SSLB3-A				

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA) (10 / 11)

ピン 番号 177ピン TFLGA 176ピン LFBGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
P10		P83	EDACK1	MTIOC4C	ET0_CRS/ RMII0_CRS _DV/ SCK10/ SS10#/ CTS10#		LCD_DATA 8-A		
P11		PC6	D2[A2/D2]/ A22/CS1#	MTIOC3C/ MTCLKA/ TMCI2/ PO30/TIC0	ET0_ETXD 3/RXD8/ SMISO8/ SSCL8/ SMISO10/ SSCL10/ RXD10/ MOSIA-A	MMC_D6-A	LCD_DATA 10-A	IRQ13	
P12		PC4	A20/CS3#	MTIOC3D/ MTCLKC/ TMCI1/ PO25/ POE0#	ET0_TX_CL K/SCK5/ CTS8#/ RTS8#/ SS8#/ SS10#/ CTS10#/ RTS10#/ SSLA0-A	QMI-A/ QIO1-A/ SDHI_D1-A/ SDSI_D1-A/ MMC_D1-A	LCD_DATA 15-A		
P13		PC2	A18	MTIOC4B/ TCLKA/ PO21	ET0_RX_D V/RXD5/ SMISO5/ SSCL5/ SSLA3-A	SDHI_D3-A/ SDSI_D3-A/ MMC_CD-A	LCD_DATA 19-A		
P14		P75	CS5#	PO20	ET0_ERXD 0/ RMII0_RXD 0/SCK11/ RTS11#	SDHI_D2-A/ SDSI_D2-A/ MMC_RES #-A	LCD_DATA 20-A		
P15	VCC								
R1		P21		MTIOC1B/ MTIOC4A/ TIOCA3/ TMCI0/PO1	RXD0/ SMISO0/ SSCL0/ SCL1/ USB0_EXIC EN	SDHI_CLK- C/PIXD5		IRQ9	
R2		P20		MTIOC1A/ TIOCB3/ TMRI0/PO0	TXD0/ SMOSI0/ SSDA0/ SDA1/ USB0_ID	SDHI_CMD -C/PIXD4		IRQ8	

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA) (11 / 11)

ピン 番号 177ピン TFLGA 176ピン LFBGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
R3		P16		MTIOC3C/ MTIOC3D/ TIOCB1/ TCLKC/ TMO2/ PO14/ RTCOUT	TXD1/ SMOSI1/ SSDA1/ RXD3/ SMISO3/ SSCL3/ SCL2-DS/ USB0_VBU SEN/ USB0_VBU S/ USB0_OVR CURB			IRQ6	ADTRG0#
R4		P13	WR2#/ BC2#	MTIOC0B/ TIOCA5/ TMO3/ PO13	TXD2/ SMOSI2/ SSDA2/ SDA0[FM+]		LCD_TCON 0-A	IRQ3	ADTRG1#
R5					USB0_DM				
R6					USB0_DP				
R7		P56	EDACK1	MTIOC3C/ TIOCA1	SCK7/ RSPCKC-B		LCD_DATA 4-A		
R8		P11		MTIC5V/ TMC13	SCK2		LCD_DATA 7-A	IRQ1	
R9		P53 (注2)	BCLK						
R10	VSS								
R11	VCC								
R12		P80	EDREQ0	MTIOC3B/ PO26	ET0_TX_E N/ RMII0_TXD _EN/ SCK10/ RTS10#	QIO2-A/ SDHI_WP/ MMC_D2-A	LCD_DATA 14-A		
R13		P76	CS6#	PO22	ET0_RX_C LK/ REF50CK0/ SMISO11/ SSCL11/ RXD11	QSSL-A/ SDHI_CMD -A/ SDSI_CMD- A/ MMC_CMD -A	LCD_DATA 18-A		
R14		P74	A20/CS4#	PO19	ET0_ERXD 1/ RMII0_RXD 1/SS11#/ CTS11#		LCD_DATA 21-A		
R15		PC1	A17	MTIOC3A/ TCLKD/ PO18	ET0_ERXD 2/SCK5/ SSLA2-A		LCD_DATA 22-A	IRQ12	

注1. 176ピンLFBGAには、E5ピンはありません。

注2. 外部バス有効時、BCLK端子と兼用しているP53は、I/Oポートとして使用できません。

表 1.6 機能別端子一覧(176ピンLFQFP) (1 / 11)

ピン 番号 176ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
1	AVSS0								
2		P05						IRQ13	DA1
3	AVCC1								
4		P03						IRQ11	DA0
5	AVSS1								
6		P02		TMC11	SCK6			IRQ10	AN120
7		P01		TMC10	RXD6/ SMISO6/ SSCL6			IRQ9	AN119
8		P00		TMR10	TXD6/ SMOSI6/ SSDA6			IRQ8	AN118
9		PF5						IRQ4	
10	EMLE								
11		PJ5		POE8#	CTS2#/ RTS2#/ SS2#				
12	VSS								
13		PJ3	EDACK1	MTIOC3C	ET0_EXOU T/CTS6#/ RTS6#/ SS6#/ CTS0#/ RTS0#/ SS0#				
14	VCL								
15	VBATT								
16	NC								
17	TRST#	PF4							
18	MD/FINED								
19	XCIN								
20	XCOUT								
21	RES#								
22	XTAL	P37							
23	VSS								
24	EXTAL	P36							
25	VCC								
26	UPSEL	P35						NMI	
27		P34		MTIOC0A/ TMC13/ PO12/ POE10#	ET0_LINKS TA/SCK6/ SCK0			IRQ4	

表 1.6 機能別端子一覧(176ピンLFQFP) (2 / 11)

ピン 番号	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
176ピン LFQFP									
28		P33	EDREQ1	MTIOC0D/ TIOCD0/ TMRI3/ PO11/ POE4#/ POE11#	RXD6/ SMISO6/ SSCL6/ RXD0/ SMISO0/ SSCL0/ CRX0	PCKO		IRQ3-DS	
29		P32		MTIOC0C/ TIOCC0/ TMO3/ PO10/ RTCIC2/ RTCOUT/ POE0#/ POE10#	TXD6/ SMOSI6/ SSDA6/ TXD0/ SMOSI0/ SSDA0/ CTX0/ USB0_VBU SEN	VSYN		IRQ2-DS	
30	TMS	PF3							
31	TDI	PF2			RXD1/ SMISO1/ SSCL1				
32		P31		MTIOC4D/ TMC12/ PO9/ RTCIC1	CTS1#/ RTS1#/ SS1#/ SSLB0-A			IRQ1-DS	
33		P30		MTIOC4B/ TMRI3/ PO8/ RTCIC0/ POE8#	RXD1/ SMISO1/ SSCL1/ MISOB-A			IRQ0-DS	
34	TCK	PF1			SCK1				
35	TDO	PF0			TXD1/ SMOSI1/ SSDA1				
36		P27	CS7#	MTIOC2B/ TMC13/PO7	SCK1/ RSPCKB-A				
37		P26	CS6#	MTIOC2A/ TMO1/PO6	TXD1/ SMOSI1/ SSDA1/ CTS3#/ RTS3#/ SS3#/ MOSIB-A				
38		P25	CS5#/ EDACK1	MTIOC4C/ MTCLKB/ TIOCA4/ PO5	RXD3/ SMISO3/ SSCL3	SDHI_CD/ HSYN			ADTRG0#
39	VCC								
40		P24	CS4#/ EDREQ1	MTIOC4A/ MTCLKA/ TIOCB4/ TMRI1/PO4	SCK3/ USB0_VBU SEN	SDHI_WP/ PIXCLK			
41	VSS								

表 1.6 機能別端子一覧(176ピンLFQFP) (3 / 11)

ピン 番号 176ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
42		P23	EDACK0	MTIOC3D/ MTCLKD/ TIOCD3/ PO3	TXD3/ SMOSI3/ SSDA3/ CTS0#/ RTS0#/ SS0#	SDHI_D1- C/PIXD7			
43		P22	EDREQ0	MTIOC3B/ MTCLKC/ TIOCC3/ TMO0/PO2	SCK0/ USB0_OVR CURB	SDHI_D0- C/PIXD6			
44		P21		MTIOC1B/ MTIOC4A/ TIOCA3/ TMCI0/PO1	RXD0/ SMISO0/ SSCL0/ SCL1/ USB0_EXIC EN	SDHI_CLK- C/PIXD5		IRQ9	
45		P20		MTIOC1A/ TIOCB3/ TMRI0/PO0	TXD0/ SMOSI0/ SSDA0/ SDA1/ USB0_ID	SDHI_CMD -C/PIXD4		IRQ8	
46		P17		MTIOC3A/ MTIOC3B/ MTIOC4B/ TIOCB0/ TCLKD/ TMO1/ PO15/ POE8#	SCK1/ TXD3/ SMOSI3/ SSDA3/ SDA2-DS	SDHI_D3- C/PIXD3		IRQ7	ADTRG1#
47		P87		MTIOC4C/ TIOCA2	SMOSI10/ SSDA10/ TXD10	SDHI_D2- C/PIXD2			
48		P16		MTIOC3C/ MTIOC3D/ TIOCB1/ TCLKC/ TMO2/ PO14/ RTCOUT	TXD1/ SMOSI1/ SSDA1/ RXD3/ SMISO3/ SSCL3/ SCL2-DS/ USB0_VBU SEN/ USB0_VBU S/ USB0_OVR CURB			IRQ6	ADTRG0#
49		P86		MTIOC4D/ TIOCA0	SMISO10/ SSCL10/ RXD10	PIXD1			
50		P15		MTIOC0B/ MTCLKB/ TIOCB2/ TCLKB/ TMC12/ PO13	RXD1/ SMISO1/ SSCL1/ SCK3/ CRX1-DS	PIXD0		IRQ5	

表 1.6 機能別端子一覧(176ピンLFQFP) (4 / 11)

ピン 番号	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
176ピン LFQFP									
51		P14		MTIOC3A/ MTCLKA/ TIOCB5/ TCLKA/ TMRI2/ PO15	CTS1#/ RTS1#/ SS1#/ CTX1/ USB0_OVR CURA		LCD_CLK-A	IRQ4	
52		P13	WR2#/ BC2#	MTIOC0B/ TIOCA5/ TMO3/ PO13	TXD2/ SMOSI2/ SSDA2/ SDA0[FM+]		LCD_TCON 0-A	IRQ3	ADTRG1#
53		P12	WR3#/ BC3#	MTIC5U/ TMC11	RXD2/ SMISO2/ SSCL2/ SCL0[FM+]		LCD_TCON 1-A	IRQ2	
54	VCC_USB								
55					USB0_DM				
56					USB0_DP				
57	VSS_USB								
58		PJ2			TXD8/ SMOSI8/ SSDA8/ SSLC3-B		LCD_TCON 2-A		
59		PJ1		MTIOC6A	RXD8/ SMISO8/ SSCL8/ SSLC2-B		LCD_TCON 3-A		
60		PJ0		MTIOC6B	SCK8/ SSLC1-B		LCD_DATA 0-A		
61		P85		MTIOC6C/ TIOCC0			LCD_DATA 1-A		
62		P84		MTIOC6D			LCD_DATA 2-A		
63		P57			RXD7/ SMISO7/ SSCL7/ SSLC0-B		LCD_DATA 3-A		
64		P56	EDACK1	MTIOC3C/ TIOCA1	SCK7/ RSPCKC-B		LCD_DATA 4-A		
65		P55	D0[A0/D0]/ EDREQ0	MTIOC4D/ TMO3	ET0_EXOU T/TXD7/ SMOSI7/ SSDA7/ MISOC-B/ CRX1		LCD_DATA 5-A	IRQ10	
66		P54	D1[A1/D1]/ EDACK0	MTIOC4B/ TMC11	ET0_LINKS TA/CTS2#/ RTS2#/ SS2#/ MOSIC-B/ CTX1		LCD_DATA 6-A		
67		P11		MTIC5V/ TMC13	SCK2		LCD_DATA 7-A	IRQ1	

表 1.6 機能別端子一覧(176ピンLFQFP) (5 / 11)

ピン 番号	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
68		P10	ALE	MTIC5W/ TMRI3				IRQ0	
69		P53 (注1)	BCLK						
70		P52	RD#		RXD2/ SMISO2/ SSCL2/ SSLB3-A				
71		P51	WR1#/ BC1#/ WAIT#		SCK2/ SSLB2-A				
72		P50	WR0#/WR#		TXD2/ SMOSI2/ SSDA2/ SSLB1-A				
73	VSS								
74		P83	EDACK1	MTIOC4C	ET0_CRS/ RMII0_CRS _DV/ SCK10/ SS10#/ CTS10#		LCD_DATA 8-A		
75	VCC								
76	UB	PC7	A23/CS0#	MTIOC3A/ MTCLKB/ TMO2/ PO31/ TOC0/ CACREF	ET0_COL/ TXD8/ SMOSI8/ SSDA8/ SMOSI10/ SSDA10/ TXD10/ MISOA-A	MMC_D7-A	LCD_DATA 9-A	IRQ14	
77		PC6	D2[A2/D2]/ A22/CS1#	MTIOC3C/ MTCLKA/ TMC12/ PO30/TIC0	ET0_ETXD 3/RXD8/ SMISO8/ SSCL8/ SMISO10/ SSCL10/ RXD10/ MOSIA-A	MMC_D6-A	LCD_DATA 10-A	IRQ13	
78		PC5	D3[A3/D3]/ A21/CS2#/ WAIT#	MTIOC3B/ MTCLKD/ TMRI2/ PO29	ET0_ETXD 2/SCK8/ SCK10/ RSPCKA-A	MMC_D5-A	LCD_DATA 11-A		
79		P82	EDREQ1	MTIOC4A/ PO28	ET0_ETXD 1/ RMII0_TXD 1/SMOSI10/ SSDA10/ TXD10	MMC_D4-A	LCD_DATA 12-A		
80		P81	EDACK0	MTIOC3D/ PO27	ET0_ETXD 0/ RMII0_TXD 0/SMISO10/ SSCL10/ RXD10	QIO3-A/ SDHI_CD/ MMC_D3-A	LCD_DATA 13-A		

表 1.6 機能別端子一覧(176ピンLFQFP) (6 / 11)

ピン 番号 176ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
81		P80	EDREQ0	MTIOC3B/ PO26	ET0_TX_E N/ RMII0_TXD _EN/ SCK10/ RTS10#	QIO2-A/ SDHI_WP/ MMC_D2-A	LCD_DATA 14-A		
82		PC4	A20/CS3#	MTIOC3D/ MTCLKC/ TMC11/ PO25/ POE0#	ET0_TX_CL K/SCK5/ CTS8#/ RTS8#/ SS8#/ SS10#/ CTS10#/ RTS10#/ SSLA0-A	QMI-A/ QIO1-A/ SDHI_D1-A/ SDSI_D1-A/ MMC_D1-A	LCD_DATA 15-A		
83		PC3	A19	MTIOC4D/ TCLKB/ PO24	ET0_TX_E R/TXD5/ SMOSI5/ SSDA5	QMO-A/ QIO0-A/ SDHI_D0-A/ SDSI_D0-A/ MMC_D0-A	LCD_DATA 16-A		
84		P77	CS7#	PO23	ET0_RX_E R/ RMII0_RX_ ER/ SMOSI11/ SSDA11/ TXD11	QSPCLK-A/ SDHI_CLK- A/ SDSI_CLK- A/ MMC_CLK- A	LCD_DATA 17-A		
85		P76	CS6#	PO22	ET0_RX_C LK/ REF50CK0/ SMISO11/ SSCL11/ RXD11	QSSL-A/ SDHI_CMD -A/ SDSI_CMD- A/ MMC_CMD -A	LCD_DATA 18-A		
86		PC2	A18	MTIOC4B/ TCLKA/ PO21	ET0_RX_D V/RXD5/ SMISO5/ SSCL5/ SSLA3-A	SDHI_D3-A/ SDSI_D3-A/ MMC_CD-A	LCD_DATA 19-A		
87		P75	CS5#	PO20	ET0_ERXD 0/ RMII0_RXD 0/SCK11/ RTS11#	SDHI_D2-A/ SDSI_D2-A/ MMC_RES #-A	LCD_DATA 20-A		
88		P74	A20/CS4#	PO19	ET0_ERXD 1/ RMII0_RXD 1/SS11#/ CTS11#		LCD_DATA 21-A		
89		PC1	A17	MTIOC3A/ TCLKD/ PO18	ET0_ERXD 2/SCK5/ SSLA2-A		LCD_DATA 22-A	IRQ12	
90	VCC								

表 1.6 機能別端子一覧(176ピンLFQFP) (7 / 11)

ピン 番号 176ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
91		PC0	A16	MTIOC3C/ TCLKC/ PO17	ET0_ERXD 3/CTS5#/ RTS5#/ SS5#/ SSLA1-A			IRQ14	
92	VSS								
93		P73	CS3#	PO16	ET0_WOL		LCD_EXTC LK-A		
94		PB7	A15	MTIOC3B/ TIOCB5/ PO31	ET0_CRS/ RMII0_CRS _DV/TXD9/ SMOSI9/ SSDA9/ SMOSI11/ SSDA11/ TXD11	SDSI_D1-B			
95		PB6	A14	MTIOC3D/ TIOCA5/ PO30	ET0_ETXD 1/ RMII0_TXD 1/RXD9/ SMISO9/ SSCL9/ SMISO11/ SSCL11/ RXD11	SDSI_D0-B			
96		PB5	A13	MTIOC2A/ MTIOC1B/ TIOCB4/ TMRI1/ PO29/ POE4#	ET0_ETXD 0/ RMII0_TXD 0/SCK9/ SCK11	SDSI_CLK- B	LCD_CLK-B		
97		PB4	A12	TIOCA4/ PO28	ET0_TX_E N/ RMII0_TXD _EN/ CTS9#/ RTS9#/ SS9#/ SS11#/ CTS11#/ RTS11#	SDSI_CMD- B	LCD_TCON 0-B		
98		PB3	A11	MTIOC0A/ MTIOC4A/ TIOCD3/ TCLKD/ TMO0/ PO27/ POE11#	ET0_RX_E R/ RMII0_RX_ ER/SCK4/ SCK6	SDSI_D3-B	LCD_TCON 1-B		

表 1.6 機能別端子一覧(176ピンLFQFP) (8 / 11)

ピン 番号 176ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
99		PB2	A10	TIOCC3/ TCLKC/ PO26	ET0_RX_C LK/ REF50CK0/ CTS4#/ RTS4#/ SS4#/ CTS6#/ RTS6#/ SS6#	SDSI_D2-B	LCD_TCON 2-B		
100		PB1	A9	MTIOC0C/ MTIOC4C/ TIOCB3/ TMC10/ PO25	ET0_ERXD 0/ RMII0_RXD 0/TXD4/ SMOSI4/ SSDA4/ TXD6/ SMOSI6/ SSDA6		LCD_TCON 3-B	IRQ4-DS	
101		P72	A19/CS2#		ET0_MDC		LCD_DATA 23-A		
102		P71	A18/CS1#		ET0_MDIO				
103	VCC								
104		PB0	A8	MTIC5W/ TIOCA3/ PO24	ET0_ERXD 1/ RMII0_RXD 1/RXD4/ SMISO4/ SSCL4/ RXD6/ SMISO6/ SSCL6		LCD_DATA 0-B	IRQ12	
105	VSS								
106		PA7	A7	TIOCB2/ PO23	ET0_WOL/ MISOA-B		LCD_DATA 1-B		
107		PA6	A6	MTIC5V/ MTCLKB/ TIOCA2/ TMC13/ PO22/ POE10#	ET0_EXOU T/CTS5#/ RTS5#/ SS5#/ MOSIA-B		LCD_DATA 2-B		
108		PA5	A5	MTIOC6B/ TIOCB1/ PO21	ET0_LINKS TA/ RSPCKA-B		LCD_DATA 3-B		
109		PA4	A4	MTIC5U/ MTCLKA/ TIOCA1/ TMR10/ PO20	ET0_MDC/ TXD5/ SMOSI5/ SSDA5/ SSLA0-B		LCD_DATA 4-B	IRQ5-DS	
110		PA3	A3	MTIOC0D/ MTCLKD/ TIOC0D/ TCLKB/ PO19	ET0_MDIO/ RXD5/ SMISO5/ SSCL5		LCD_DATA 5-B	IRQ6-DS	
111	TRDATA3	PG7	D31						

表 1.6 機能別端子一覧(176ピンLFQFP) (9 / 11)

ピン 番号	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
112		PA2	A2	MTIOC7A/ PO18	RXD5/ SMISO5/ SSCL5/ SSLA3-B		LCD_DATA 6-B		
113	TRDATA2	PG6	D30						
114		PA1	DQM3/A1	MTIOC0B/ MTCLKC/ MTIOC7B/ TIOCB0/ PO17	ET0_WOL/ SCK5/ SSLA2-B		LCD_DATA 7-B	IRQ11	
115	VCC								
116	TRCLK	PG5	D29						
117	VSS								
118		PA0	DQM2/ BC0#/A0	MTIOC4A/ MTIOC6D/ TIOCA0/ PO16/ CACREF	ET0_TX_E N/ RMII0_TXD _EN/ SSLA1-B		LCD_DATA 8-B		
119	TRSYNC	PG4	D28						
120		P67	DQM1/ CS7#	MTIOC7C				IRQ15	
121	TRDATA1	PG3	D27						
122		P66	DQM0/ CS6#	MTIOC7D					
123	TRDATA0	PG2	D26						
124		P65	CKE/CS5#						
125		PE7	D15[A15/ D15]/D7[A7/ D7]	MTIOC6A/ TOC1	MISOB-B	SDHI_WP/ MMC_RES #-B	LCD_DATA 9-B	IRQ7	AN105
126		PE6	D14[A14/ D14]/D6[A6/ D6]	MTIOC6C/ TIC1	MOSIB-B	SDHI_CD/ MMC_CD-B	LCD_DATA 10-B	IRQ6	AN104
127	VCC								
128		P70	SDCLK						
129	VSS								
130		PE5	D13[A13/ D13]/D5[A5/ D5]	MTIOC4C/ MTIOC2B	ET0_RX_C LK/ REF50CK0/ RSPCKB-B		LCD_DATA 11-B	IRQ5	AN103
131		PE4	D12[A12/ D12]/D4[A4/ D4]	MTIOC4D/ MTIOC1A/ PO28	ET0_ERXD 2/SSLB0-B		LCD_DATA 12-B		AN102
132		PE3	D11[A11/ D11]/D3[A3/ D3]	MTIOC4B/ PO26/ TOC3/ POE8#	ET0_ERXD 3/CTS12#/ RTS12#/ SS12#	MMC_D7-B	LCD_DATA 13-B		AN101

表 1.6 機能別端子一覧(176ピンLFQFP) (10 / 11)

ピン 番号 176ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
133		PE2	D10[A10/ D10]/D2[A2/ D2]	MTIOC4A/ PO23/TIC3	RXD12/ SMISO12/ SSCL12/ RXDX12/ SSLB3-B	MMC_D6-B	LCD_DATA 14-B	IRQ7-DS	AN100
134		PE1	D9[A9/D9]/ D1[A1/D1]	MTIOC4C/ MTIOC3B/ PO18	TXD12/ SMOSI12/ SSDA12/ TXDX12/ SIOX12/ SSLB2-B	MMC_D5-B	LCD_DATA 15-B		ANEX1
135		PE0	D8[A8/D8]/ D0[A0/D0]	MTIOC3D	SCK12/ SSLB1-B	MMC_D4-B	LCD_DATA 16-B		ANEX0
136		P64	WE#/D3[A3/ D3]/CS4#						
137		P63	CAS#/ D2[A2/D2]/ CS3#						
138		P62	RAS#/ D1[A1/D1]/ CS2#						
139		P61	SDCS#/ D0[A0/D0]/ CS1#						
140	VSS								
141		P60	CS0#						
142	VCC								
143		PD7	D7[A7/D7]	MTIC5U/ POE0#	SSLC3-A	QMI-B/ QIO1-B/ SDHI_D1-B/ MMC_D1-B	LCD_DATA 17-B	IRQ7	AN107
144	TRDATA7	PG1	D25						
145		PD6	D6[A6/D6]	MTIC5V/ MTIOC8A/ POE4#	SSLC2-A	QMO-B/ QIO0-B/ SDHI_D0-B/ MMC_D0-B	LCD_DATA 18-B	IRQ6	AN106
146	TRDATA6	PG0	D24						
147		PD5	D5[A5/D5]	MTIC5W/ MTIOC8C/ POE10#	SSLC1-A	QSPCLK-B/ SDHI_CLK- B/ MMC_CLK- B	LCD_DATA 19-B	IRQ5	AN113
148		PD4	D4[A4/D4]	MTIOC8B/ POE11#	SSLC0-A	QSSL-B/ SDHI_CMD -B/ MMC_CMD -B	LCD_DATA 20-B	IRQ4	AN112
149	TRSYNC1	P97	D23/A23						
150		PD3	D3[A3/D3]	MTIOC8D/ TOC2/ POE8#	RSPCKC-A	QIO3-B/ SDHI_D3-B/ MMC_D3-B	LCD_DATA 21-B	IRQ3	AN111

表 1.6 機能別端子一覧(176ピンLFQFP) (11 / 11)

ピン 番号 176ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
151	VSS								
152	TRDATA5	P96	D22/A22						
153	VCC								
154		PD2	D2[A2/D2]	MTIOC4D/ TIC2	MISOC-A/ CRX0	QIO2-B/ SDHI_D2-B/ MMC_D2-B	LCD_DATA 22-B	IRQ2	AN110
155	TRDATA4	P95	D21/A21						
156		PD1	D1[A1/D1]	MTIOC4B/ POE0#	MOSIC-A/ CTX0		LCD_DATA 23-B	IRQ1	AN109
157		P94	D20/A20						
158		PD0	D0[A0/D0]	POE4#			LCD_EXTC LK-B	IRQ0	AN108
159		P93	D19/A19	POE0#	CTS7#/ RTS7#/ SS7#				AN117
160		P92	D18/A18	POE4#	RXD7/ SMISO7/ SSCL7				AN116
161		P91	D17/A17		SCK7				AN115
162	VSS								
163		P90	D16/A16		TXD7/ SMOSI7/ SSDA7				AN114
164	VCC								
165		P47						IRQ15-DS	AN007
166		P46						IRQ14-DS	AN006
167		P45						IRQ13-DS	AN005
168		P44						IRQ12-DS	AN004
169		P43						IRQ11-DS	AN003
170		P42						IRQ10-DS	AN002
171		P41						IRQ9-DS	AN001
172	VREFL0								
173		P40						IRQ8-DS	AN000
174	VREFH0								
175	AVCC0								
176		P07						IRQ15	ADTRG0#

注1. 外部バス有効時、BCLK端子と兼用しているP53は、I/Oポートとして使用できません。

表 1.7 機能別端子一覧(145ピンTFLGA) (1 / 10)

ピン 番号 145ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
A1	AVSS0								
A2		P07						IRQ15	ADTRG0#
A3		P40						IRQ8-DS	AN000
A4		P42						IRQ10-DS	AN002
A5		P45						IRQ13-DS	AN005
A6		P90	A16		TXD7/ SMOSI7/ SSDA7				AN114
A7		P92	A18	POE4#	RXD7/ SMISO7/ SSCL7				AN116
A8		PD2	D2[A2/D2]	MTIOC4D/ TIC2	MISOC-A/ CRX0	QIO2-B/ SDHI_D2-B/ MMC_D2-B	LCD_DATA 22-B (注1)	IRQ2	AN110
A9		PD6	D6[A6/D6]	MTIC5V/ MTIOC8A/ POE4#	SSLC2-A	QMO-B/ QIO0-B/ SDHI_D0-B/ MMC_D0-B	LCD_DATA 18-B (注1)	IRQ6	AN106
A10	VSS								
A11		P62	RAS#/ D1[A1/D1] (注1)/ CS2#						
A12		PE1	D9[A9/D9]/ D1[A1/D1] (注1)	MTIOC4C/ MTIOC3B/ PO18	TXD12/ SMOSI12/ SSDA12/ TXDX12/ SIOX12/ SSLB2-B	MMC_D5-B	LCD_DATA 15-B (注1)		ANEX1
A13		PE3	D11[A11/D11]/ D3[A3/D3] (注1)	MTIOC4B/ PO26/ TOC3/ POE8#	ET0_ERXD3/ CTS12#/ RTS12#/ SS12#	MMC_D7-B	LCD_DATA 13-B (注1)		AN101
B1	AVCC1								
B2	AVCC0								
B3		P05						IRQ13	DA1
B4	VREFL0								
B5		P43						IRQ11-DS	AN003
B6		P47						IRQ15-DS	AN007
B7		P91	A17		SCK7				AN115
B8		PD0	D0[A0/D0]	POE4#			LCD_EXT CLK-B (注1)	IRQ0	AN108
B9		PD4	D4[A4/D4]	MTIOC8B/ POE11#	SSLC0-A	QSSL-B/ SDHI_CMD- B/ MMC_CMD- B	LCD_DATA 20-B (注1)	IRQ4	AN112
B10	VCC								

表 1.7 機能別端子一覧(145ピンTFLGA) (2 / 10)

ピン 番号 145ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
B11		P61	SDCS#/ D0[A0/D0] (注1)/ CS1#						
B12		PE2	D10[A10/D10]/ D2[A2/D2] (注1)	MTIOC4A/ PO23/TIC3	RXD12/ SMISO12/ SSCL12/ RXDX12/ SSLB3-B	MMC_D6-B	LCD_DATA 14-B (注1)	IRQ7-DS	AN100
B13		PE4	D12[A12/D12]/ D4[A4/D4] (注1)	MTIOC4D/ MTIOC1A/ PO28	ET0_ERXD2/ SSLB0-B		LCD_DATA 12-B (注1)		AN102
C1	AVSS1								
C2		P02		TMC11	SCK6			IRQ10	AN120
C3	VREFH0								
C4		P41						IRQ9-DS	AN001
C5		P46						IRQ14-DS	AN006
C6	VSS								
C7		PD1	D1[A1/D1]	MTIOC4B/ POE0#	MOSIC-A/ CTX0		LCD_DATA 23-B (注1)	IRQ1	AN109
C8		PD3	D3[A3/D3]	MTIOC8D/ TOC2/ POE8#	RSPCKC-A	QIO3-B/ SDHI_D3-B/ MMC_D3-B	LCD_DATA 21-B (注1)	IRQ3	AN111
C9		PD7	D7[A7/D7]	MTIC5U/ POE0#	SSLC3-A	QMI-B/QIO1- B/SDHI_D1- B/MMC_D1- B	LCD_DATA 17-B (注1)	IRQ7	AN107
C10		P63	CAS#/ D2[A2/D2] (注1)/ CS3#						
C11		PE0	D8[A8/D8]/ D0[A0/D0] (注1)	MTIOC3D	SCK12/ SSLB1-B	MMC_D4-B	LCD_DATA 16-B (注1)		ANEX0
C12		P70	SDCLK						
C13	VSS								
D1		P00		TMRI0	TXD6/ SMOSI6/ SSDA6			IRQ8	AN118
D2		PF5						IRQ4	
D3		P03						IRQ11	DA0
D4		P01		TMC10	RXD6/ SMISO6/ SSCL6			IRQ9	AN119
D5	VCC								
D6		P93	A19	POE0#	CTS7#/ RTS7#/SS7#				AN117
D7		PD5	D5[A5/D5]	MTIC5W/ MTIOC8C/ POE10#	SSLC1-A	QSPCLK-B/ SDHI_CLK- B/ MMC_CLK-B	LCD_DATA 19-B (注1)	IRQ5	AN113
D8		P60	CS0#						

表 1.7 機能別端子一覧(145ピンTFLGA) (3 / 10)

ピン 番号 145ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
D9		P64	WE#/ D3[A3/D3] (注1)/ CS4#						
D10		PE7	D15[A15/D15]/ D7[A7/D7] (注1)	MTIOC6A/ TOC1	MISOB-B	SDHI_WP/ MMC_RES#- B	LCD_DATA 9-B (注1)	IRQ7	AN105
D11	VCC								
D12		PE5	D13[A13/D13]/ D5[A5/D5] (注1)	MTIOC4C/ MTIOC2B	ET0_RX_CL K/ REF50CK0/ RSPCKB-B		LCD_DATA 11-B (注1)	IRQ5	AN103
D13		PE6	D14[A14/D14]/ D6[A6/D6] (注1)	MTIOC6C/ TIC1	MOSIB-B	SDHI_CD/ MMC_CD-B	LCD_DATA 10-B (注1)	IRQ6	AN104
E1	VSS								
E2	VCL								
E3		PJ5		POE8#	CTS2#/ RTS2#/SS2#				
E4	EMLE								
E5		P44						IRQ12-DS	AN004
E10		PA0	BC0#/A0	MTIOC4A/ MTIOC6D/ TIOCA0/ PO16/ CACREF	ET0_TX_EN/ RMII0_TXD_ EN/SSLA1-B		LCD_DATA 8-B (注1)		
E11		P66	DQM0/CS6#	MTIOC7D					
E12		P65	CKE/CS5#						
E13		P67	DQM1/CS7#	MTIOC7C				IRQ15	
F1	XCIN								
F2	XCOUT								
F3		PJ3	EDACK1	MTIOC3C	ET0_EXOUT /CTS6#/ RTS6#/ SS6#/ CTS0#/ RTS0#/SS0#				
F4	VBATT								
F10		PA3	A3	MTIOC0D/ MTCLKD/ TIOC0D/ TCLKB/ PO19	ET0_MDIO/ RXD5/ SMISO5/ SSCL5		LCD_DATA 5-B (注1)	IRQ6-DS	
F11	VSS								
F12		PA1	A1	MTIOC0B/ MTCLKC/ MTIOC7B/ TIOCB0/ PO17	ET0_WOL/ SCK5/ SSLA2-B		LCD_DATA 7-B (注1)	IRQ11	

表 1.7 機能別端子一覧(145ピンTFLGA) (4 / 10)

ピン 番号 145ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
F13		PA2	A2	MTIOC7A/ PO18	RXD5/ SMISO5/ SSCL5/ SSLA3-B		LCD_DATA 6-B (注1)		
G1	XTAL	P37							
G2	RES#								
G3	MD/FINED								
G4	BSCANP								
G10		PA5	A5	MTIOC6B/ TIOCB1/ PO21	ET0_LINKST A/RSPCKA-B		LCD_DATA 3-B (注1)		
G11		PA6	A6	MTIC5V/ MTCLKB/ TIOCA2/ TMCI3/ PO22/ POE10#	ET0_EXOUT /CTS5#/ RTS5#/ SS5#/ MOSIA-B		LCD_DATA 2-B (注1)		
G12	VCC								
G13		PA4	A4	MTIC5U/ MTCLKA/ TIOCA1/ TMRI0/ PO20	ET0_MDC/ TXD5/ SMOSI5/ SSDA5/ SSLA0-B		LCD_DATA 4-B (注1)	IRQ5-DS	
H1	EXTAL	P36							
H2	VCC								
H3	VSS								
H4	UPSEL	P35						NMI	
H10		P72	A19/CS2#		ET0_MDC				
H11		P71	A18/CS1#		ET0_MDIO				
H12		PB0	A8	MTIC5W/ TIOCA3/ PO24	ET0_ERXD1/ RMII0_RXD1 /RXD4/ SMISO4/ SSCL4/ RXD6/ SMISO6/ SSCL6		LCD_DATA 0-B (注1)	IRQ12	
H13		PA7	A7	TIOCB2/ PO23	ET0_WOL/ MISOA-B		LCD_DATA 1-B (注1)		
J1	TRST#	P34		MTIOC0A/ TMCI3/ PO12/ POE10#	ET0_LINKST A/SCK6/ SCK0			IRQ4	
J2		P33	EDREQ1	MTIOC0D/ TIOC0D/ TMRI3/ PO11/ POE4#/ POE11#	RXD6/ SMISO6/ SSCL6/ RXD0/ SMISO0/ SSCL0/ CRX0	PCKO		IRQ3-DS	

表 1.7 機能別端子一覧(145ピンTFLGA) (5 / 10)

ピン 番号 145ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
J3		P32		MTIOC0C/ TIOCC0/ TMO3/ PO10/ RTCIC2/ RTCOU0/ POE0#/ POE10#	TXD6/ SMOSI6/ SSDA6/ TXD0/ SMOSI0/ SSDA0/ CTX0/ USB0_VBUS EN	VSYN		IRQ2-DS	
J4	TDI	P30		MTIOC4B/ TMRI3/ PO8/ RTCIC0/ POE8#	RXD1/ SMISO1/ SSCL1/ MISOB-A			IRQ0-DS	
J10		PB3	A11	MTIOC0A/ MTIOC4A/ TIOCD3/ TCLKD/ TMO0/ PO27/ POE11#	ET0_RX_ER/ RMII0_RX_E R/SCK4/ SCK6	SDSI_D3-B	LCD_TCO N1-B (注1)		
J11		PB4	A12	TIOCA4/ PO28	ET0_TX_EN/ RMII0_TXD_ EN/CTS9#/ RTS9#/ SS9#/SS11#/ CTS11#/ RTS11#	SDSI_CMD- B	LCD_TCO N0-B (注1)		
J12		PB2	A10	TIOCC3/ TCLKC/ PO26	ET0_RX_CL K/ REF50CK0/ CTS4#/ RTS4#/ SS4#/ CTS6#/ RTS6#/SS6#	SDSI_D2-B	LCD_TCO N2-B (注1)		
J13		PB1	A9	MTIOC0C/ MTIOC4C/ TIOCB3/ TMC10/ PO25	ET0_ERXD0/ RMII0_RXD0 /TXD4/ SMOSI4/ SSDA4/ TXD6/ SMOSI6/ SSDA6		LCD_TCO N3-B (注1)	IRQ4-DS	
K1	TCK	P27	CS7#	MTIOC2B/ TMCI3/PO7	SCK1/ RSPCKB-A				
K2	TDO	P26	CS6#	MTIOC2A/ TMO1/PO6	TXD1/ SMOSI1/ SSDA1/ CTS3#/ RTS3#/ SS3#/ MOSIB-A				

表 1.7 機能別端子一覧(145ピンTFLGA) (6 / 10)

ピン 番号 145ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
K3	TMS	P31		MTIOC4D/ TMC12/ PO9/ RTCIC1	CTS1#/ RTS1#/ SS1#/ SSLB0-A			IRQ1-DS	
K4		P15		MTIOC0B/ MTCLKB/ TIOCB2/ TCLKB/ TMC12/ PO13	RXD1/ SMISO1/ SSCL1/ SCK3/CRX1- DS	PIXD0		IRQ5	
K5	TRDATA2	P54	ALE/ D1[A1/D1] (注1)/ EDACK0	MTIOC4B/ TMC11	ET0_LINKST A/CTS2#/ RTS2#/ SS2#/CTX1				
K6		P53 (注2)	BCLK						
K7		P51	WR1#/BC1#/ WAIT#		SCK2/ SSLB2-A				
K8	VCC								
K9	TRDATA0	P80	EDREQ0	MTIOC3B/ PO26	ET0_TX_EN/ RMII0_TXD_ EN/SCK10/ RTS10#	QIO2-A/ SDHI_WP/ MMC_D2-A			
K10	TRDATA6	P76	CS6#	PO22	ET0_RX_CL K/ REF50CK0/ SMISO11/ SSCL11/ RXD11	QSSL-A/ SDHI_CMD- A/ SDSI_CMD- A/ MMC_CMD- A			
K11		PB7	A15	MTIOC3B/ TIOCB5/ PO31	ET0_CRS/ RMII0_CRS_ DV/TXD9/ SMOSI9/ SSDA9/ SMOSI11/ SSDA11/ TXD11	SDSI_D1-B			
K12		PB6	A14	MTIOC3D/ TIOCA5/ PO30	ET0_ETXD1/ RMII0_TXD1/ RXD9/ SMISO9/ SSCL9/ SMISO11/ SSCL11/ RXD11	SDSI_D0-B			
K13		PB5	A13	MTIOC2A/ MTIOC1B/ TIOCB4/ TMRI1/ PO29/ POE4#	ET0_ETXD0/ RMII0_TXD0/ SCK9/SCK11	SDSI_CLK-B LCD_CLK- B (注1)			
L1		P25	CS5#/EDACK1	MTIOC4C/ MTCLKB/ TIOCA4/ PO5	RXD3/ SMISO3/ SSCL3	SDHI_CD/ HSYNC			ADTRG0#

表 1.7 機能別端子一覧(145ピンTFLGA) (7 / 10)

ピン 番号	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
145ピン TFLGA									
L2		P23	EDACK0	MTIOC3D/ MTCLKD/ TIOCD3/ PO3	TXD3/ SMOSI3/ SSDA3/ CTS0#/ RTS0#/ SS0#	SDHI_D1-C/ PIXD7			
L3		P16		MTIOC3C/ MTIOC3D/ TIOCB1/ TCLKC/ TMO2/ PO14/ RTCOUT	TXD1/ SMOSI1/ SSDA1/ RXD3/ SMISO3/ SSCL3/ SCL2-DS/ USB0_VBUS EN/ USB0_VBUS/ USB0_OVRC URB			IRQ6	ADTRG0#
L4		P24	CS4#/ EDREQ1	MTIOC4A/ MTCLKA/ TIOCB4/ TMRI1/ PO4	SCK3/ USB0_VBUS EN	SDHI_WP/ PIXCLK			
L5		P13		MTIOC0B/ TIOCA5/ TMO3/ PO13	TXD2/ SMOSI2/ SSDA2/ SDA0[FM+]			IRQ3	ADTRG1#
L6		P56	EDACK1	MTIOC3C/ TIOCA1	SCK7 (注1)				
L7		P52	RD#		RXD2/ SMISO2/ SSCL2/ SSLB3-A				
L8	TRCLK	P83	EDACK1	MTIOC4C	ET0_CRS/ RMII0_CRS_ DV/SCK10/ SS10#/ CTS10#				
L9		PC5	D3[A3/D3] (注1)/ A21/CS2#/ WAIT#	MTIOC3B/ MTCLKD/ TMRI2/ PO29	ET0_ETXD2/ SCK8/ SCK10/ RSPCKA-A	MMC_D5-A			
L10		PC4	A20/CS3#	MTIOC3D/ MTCLKC/ TMC11/ PO25/ POE0#	ET0_TX_CL K/SCK5/ CTS8#/ RTS8#/ SS8#/ SS10#/ CTS10#/ RTS10#/ SSLA0-A	QMI-A/ QIO1-A/ SDHI_D1-A/ SDSI_D1-A/ MMC_D1-A			
L11		PC2	A18	MTIOC4B/ TCLKA/ PO21	ET0_RX_DV/ RXD5/ SMISO5/ SSCL5/ SSLA3-A	SDHI_D3-A/ SDSI_D3-A/ MMC_CD-A			
L12	TRDATA4	P73	CS3#	PO16	ET0_WOL				
L13	VSS								

表 1.7 機能別端子一覧(145ピンTFLGA) (8 / 10)

ピン 番号 145ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
M1		P22	EDREQ0	MTIOC3B/ MTCLKC/ TIOCC3/ TMO0/PO2	SCK0/ USB0_OVRC URB	SDHI_D0-C (注1)/ PIXD6			
M2		P17		MTIOC3A/ MTIOC3B/ MTIOC4B/ TIOCB0/ TCLKD/ TMO1/ PO15/ POE8#	SCK1/TXD3/ SMOSI3/ SSDA3/ SDA2-DS	SDHI_D3-C (注1)/ PIXD3		IRQ7	ADTRG1#
M3		P86		MTIOC4D/ TIOCA0	SMISO10/ SSCL10/ RXD10	PIXD1			
M4		P12		TMC11	RXD2/ SMISO2/ SSCL2/ SCL0[FM+]			IRQ2	
M5	VCC_USB								
M6	VSS_USB								
M7		P50	WR0#/WR#		TXD2/ SMOSI2/ SSDA2/ SSLB1-A				
M8		PC6	D2[A2/D2] (注1)/ A22/CS1#	MTIOC3C/ MTCLKA/ TMC12/ PO30/TIC0	ET0_ETXD3/ RXD8/ SMISO8/ SSCL8/ SMISO10/ SSCL10/ RXD10/ MOSIA-A	MMC_D6-A		IRQ13	
M9	TRDATA1	P81	EDACK0	MTIOC3D/ PO27	ET0_ETXD0/ RMII0_TXD0/ SMISO10/ SSCL10/ RXD10	QIO3-A/ SDHI_CD/ MMC_D3-A			
M10	TRDATA7	P77	CS7#	PO23	ET0_RX_ER/ RMII0_RX_E R/SMOSI11/ SSDA11/ TXD11	QSPCLK-A/ SDHI_CLK- A/ SDSI_CLK- A/ MMC_CLK-A			
M11		PC0	A16	MTIOC3C/ TCLKC/ PO17	ET0_ERXD3/ CTS5#/ RTS5#/ SS5#/ SSLA1-A			IRQ14	
M12		PC1	A17	MTIOC3A/ TCLKD/ PO18	ET0_ERXD2/ SCK5/ SSLA2-A			IRQ12	
M13	VCC								

表 1.7 機能別端子一覧(145ピンTFLGA) (9 / 10)

ピン 番号 145ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
N1		P21		MTIOC1B/ MTIOC4A/ TIOCA3/ TMCI0/PO1	RXD0/ SMISO0/ SSCL0/SCL1 (注1)/ USB0_EXIC EN	SDHI_CLK-C (注1)/ PIXD5		IRQ9	
N2		P20		MTIOC1A/ TIOCB3/ TMRI0/PO0	TXD0/ SMOSI0/ SSDA0/ SDA1 (注1)/ USB0_ID	SDHI_CMD- C (注1)/ PIXD4		IRQ8	
N3		P87		MTIOC4C/ TIOCA2	SMOSI10/ SSDA10/ TXD10	SDHI_D2-C (注1)/ PIXD2			
N4		P14		MTIOC3A/ MTCLKA/ TIOCB5/ TCLKA/ TMRI2/ PO15	CTS1#/ RTS1#/ SS1#/CTX1/ USB0_OVRC URA			IRQ4	
N5					USB0_DM				
N6					USB0_DP				
N7	TRDATA3	P55	D0[A0/D0] (注1)/ WAIT#/ EDREQ0	MTIOC4D/ TMO3	ET0_EXOUT /TXD7 (注1)/ SMOSI7 (注1)/ SSDA7 (注1)/ CRX1			IRQ10	
N8	VSS								
N9	UB	PC7	A23/CS0#	MTIOC3A/ MTCLKB/ TMO2/ PO31/ TOC0/ CACREF	ET0_COL/ TXD8/ SMOSI8/ SSDA8/ SMOSI10/ SSDA10/ TXD10/ MISOA-A	MMC_D7-A		IRQ14	
N10	TRSYNC	P82	EDREQ1	MTIOC4A/ PO28	ET0_ETXD1/ RMII0_TXD1/ SMOSI10/ SSDA10/ TXD10	MMC_D4-A			
N11		PC3	A19	MTIOC4D/ TCLKB/ PO24	ET0_TX_ER/ TXD5/ SMOSI5/ SSDA5	QMO-A/ QIO0-A/ SDHI_D0-A/ SDSI_D0-A/ MMC_D0-A			
N12	TRSYNC1	P75	CS5#	PO20	ET0_ERXD0/ RMII0_RXD0 /SCK11/ RTS11#	SDHI_D2-A/ SDSI_D2-A/ MMC_RES#- A			

表 1.7 機能別端子一覧(145ピンTFLGA) (10 / 10)

ピン 番号 145ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
N13	TRDATA5	P74	A20/CS4#	PO19	ET0_ERXD1/ RMII0_RXD1 /SS11#/ CTS11#				

注1. コードフラッシュメモリ容量が2Mバイト/1.5Mバイトの製品のみ有効。

注2. 外部バス有効時、BCLK端子と兼用しているP53は、I/Oポートとして使用できません。

表 1.8 機能別端子一覧(144ピンLFQFP) (1 / 9)

ピン 番号 144ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ/I/F カメラI/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
1	AVSS0								
2		P05						IRQ13	DA1
3	AVCC1								
4		P03						IRQ11	DA0
5	AVSS1								
6		P02		TMC11	SCK6			IRQ10	AN120
7		P01		TMC10	RXD6/ SMISO6/ SSCL6			IRQ9	AN119
8		P00		TMR10	TXD6/ SMOSI6/ SSDA6			IRQ8	AN118
9		PF5						IRQ4	
10	EMLE								
11		PJ5		POE8#	CTS2#/ RTS2#/SS2#				
12	VSS								
13		PJ3	EDACK1	MTIOC3C	ET0_EXOUT/ CTS6#/ RTS6#/SS6#/ CTS0#/ RTS0#/SS0#				
14	VCL								
15	VBATT								
16	MD/FINED								
17	XCIN								
18	XCOUT								
19	RES#								
20	XTAL	P37							
21	VSS								
22	EXTAL	P36							
23	VCC								
24	UPSEL	P35						NMI	
25	TRST#	P34		MTIOC0A/ TMC13/PO12/ POE10#	ET0_LINKST A/SCK6/ SCK0			IRQ4	
26		P33	EDREQ1	MTIOC0D/ TIOC0D/ TMR13/PO11/ POE4#/ POE11#	RXD6/ SMISO6/ SSCL6/ RXD0/ SMISO0/ SSCL0/CRX0	PCKO		IRQ3-DS	

表 1.8 機能別端子一覧(144ピンLFQFP) (2 / 9)

ピン 番号 144ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ/I/F カメラI/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
27		P32		MTIOC0C/ TIOCC0/ TMO3/PO10/ RTCIC2/ RTCOUT/ POE0#/ POE10#	TXD6/ SMOSI6/ SSDA6/ TXD0/ SMOSI0/ SSDA0/ CTX0/ USB0_VBUS EN	VSYNC		IRQ2-DS	
28	TMS	P31		MTIOC4D/ TMCI2/PO9/ RTCIC1	CTS1#/ RTS1#/SS1#/ SSLB0-A			IRQ1-DS	
29	TDI	P30		MTIOC4B/ TMRI3/PO8/ RTCIC0/ POE8#	RXD1/ SMISO1/ SSCL1/ MISOB-A			IRQ0-DS	
30	TCK	P27	CS7#	MTIOC2B/ TMCI3/PO7	SCK1/ RSPCKB-A				
31	TDO	P26	CS6#	MTIOC2A/ TMO1/PO6	TXD1/ SMOSI1/ SSDA1/ CTS3#/ RTS3#/SS3#/ MOSIB-A				
32		P25	CS5#/ EDACK1	MTIOC4C/ MTCLKB/ TIOCA4/PO5	RXD3/ SMISO3/ SSCL3	SDHI_CD (注1)/ HSYNC			ADTRG0#
33		P24	CS4#/ EDREQ1	MTIOC4A/ MTCLKA/ TIOCB4/ TMRI1/PO4	SCK3/ USB0_VBUS EN	SDHI_WP (注1)/ PIXCLK			
34		P23	EDACK0	MTIOC3D/ MTCLKD/ TIOCD3/PO3	TXD3/ SMOSI3/ SSDA3/ CTS0#/ RTS0#/SS0#	SDHI_D1-C (注1)/ PIXD7			
35		P22	EDREQ0	MTIOC3B/ MTCLKC/ TIOCC3/ TMO0/PO2	SCK0/ USB0_OVRC URB	SDHI_D0-C (注1)/ PIXD6			
36		P21		MTIOC1B/ MTIOC4A/ TIOCA3/ TMCI0/PO1	RXD0/ SMISO0/ SSCL0/ SCL1 (注1)/ USB0_EXICE N	SDHI_CLK-C (注1)/ PIXD5		IRQ9	
37		P20		MTIOC1A/ TIOCB3/ TMRI0/PO0	TXD0/ SMOSI0/ SSDA0/ SDA1 (注1)/ USB0_ID	SDHI_CMD- C (注1)/ PIXD4		IRQ8	

表 1.8 機能別端子一覧(144ピンLFQFP) (3 / 9)

ピン 番号 144ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ/I/F カメラ/I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
38		P17		MTIOC3A/ MTIOC3B/ MTIOC4B/ TIOCB0/ TCLKD/ TMO1/PO15/ POE8#	SCK1/TXD3/ SMOSI3/ SSDA3/ SDA2-DS	SDHI_D3-C (注1)/ PIXD3		IRQ7	ADTRG1#
39		P87		MTIOC4C/ TIOCA2	SMOSI10/ SSDA10/ TXD10	SDHI_D2-C (注1)/ PIXD2			
40		P16		MTIOC3C/ MTIOC3D/ TIOCB1/ TCLKC/ TMO2/PO14/ RTCOUT	TXD1/ SMOSI1/ SSDA1/ RXD3/ SMISO3/ SSCL3/ SCL2-DS/ USB0_VBUS EN/ USB0_VBUS/ USB0_OVRC URB			IRQ6	ADTRG0#
41		P86		MTIOC4D/ TIOCA0	SMISO10/ SSCL10/ RXD10	PIXD1			
42		P15		MTIOC0B/ MTCLKB/ TIOCB2/ TCLKB/ TMCI2/PO13	RXD1/ SMISO1/ SSCL1/ SCK3/CRX1- DS	PIXD0		IRQ5	
43		P14		MTIOC3A/ MTCLKA/ TIOCB5/ TCLKA/ TMRI2/PO15	CTS1#/ RTS1#/SS1#/ CTX1/ USB0_OVRC URA			IRQ4	
44		P13		MTIOC0B/ TIOCA5/ TMO3/PO13	TXD2/ SMOSI2/ SSDA2/ SDA0[FM+]			IRQ3	ADTRG1#
45		P12		TMCI1	RXD2/ SMISO2/ SSCL2/ SCL0[FM+]			IRQ2	
46	VCC_USB								
47					USB0_DM				
48					USB0_DP				
49	VSS_USB								
50		P56	EDACK1	MTIOC3C/ TIOCA1	SCK7 (注1)				
51	TRDATA3	P55	D0[A0/D0] (注1)/ WAIT#/ EDREQ0	MTIOC4D/ TMO3	ET0_EXOUT/ TXD7 (注1)/ SMOSI7 (注1)/ SSDA7 (注1)/ CRX1			IRQ10	

表 1.8 機能別端子一覧(144ピンLFQFP) (4 / 9)

ピン 番号 144ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
52	TRDATA2	P54	ALE/D1[A1/ D1] (注1)/ EDACK0	MTIOC4B/ TMC11	ET0_LINKST A/CTS2#/ RTS2#SS2#/ CTX1				
53		P53 (注2)	BCLK						
54		P52	RD#		RXD2/ SMISO2/ SSCL2/ SSLB3-A				
55		P51	WR1#/BC1#/ WAIT#		SCK2/ SSLB2-A				
56		P50	WR0#/WR#		TXD2/ SMOSI2/ SSDA2/ SSLB1-A				
57	VSS								
58	TRCLK	P83	EDACK1	MTIOC4C	ET0_CRS/ RMII0_CRS_ DV/SCK10/ SS10#/ CTS10#				
59	VCC								
60	UB	PC7	A23/CS0#	MTIOC3A/ MTCLKB/ TMO2/PO31/ TOC0/ CACREF	ET0_COL/ TXD8/ SMOSI8/ SSDA8/ SMOSI10/ SSDA10/ TXD10/ MISOA-A	MMC_D7-A		IRQ14	
61		PC6	D2[A2/D2] (注1)/ A22/CS1#	MTIOC3C/ MTCLKA/ TMC12/PO30/ TIC0	ET0_ETXD3/ RXD8/ SMISO8/ SSCL8/ SMISO10/ SSCL10/ RXD10/ MOSIA-A	MMC_D6-A		IRQ13	
62		PC5	D3[A3/D3] (注1)/ A21/CS2#/ WAIT#	MTIOC3B/ MTCLKD/ TMRI2/PO29	ET0_ETXD2/ SCK8/ SCK10/ RSPCKA-A	MMC_D5-A			
63	TRSYNC	P82	EDREQ1	MTIOC4A/ PO28	ET0_ETXD1/ RMII0_TXD1/ SMOSI10/ SSDA10/ TXD10	MMC_D4-A			
64	TRDATA1	P81	EDACK0	MTIOC3D/ PO27	ET0_ETXD0/ RMII0_TXD0/ SMISO10/ SSCL10/ RXD10	QIO3-A/ SDHI_CD/ MMC_D3-A			

表 1.8 機能別端子一覧(144ピンLFQFP) (5 / 9)

ピン 番号 144ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ/F カメラ/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
65	TRDATA0	P80	EDREQ0	MTIOC3B/ PO26	ET0_TX_EN/ RMII0_TXD_ EN/SCK10/ RTS10#	QIO2-A/ SDHI_WP/ MMC_D2-A			
66		PC4	A20/CS3#	MTIOC3D/ MTCLKC/ TMC11/PO25/ POE0#	ET0_TX_CLK /SCK5/ CTS8#/ RTS8#/SS8#/ SS10#/ CTS10#/ RTS10#/ SSLA0-A	QMI-A/ QIO1-A/ SDHI_D1-A/ SDSI_D1-A/ MMC_D1-A			
67		PC3	A19	MTIOC4D/ TCLKB/PO24	ET0_TX_ER/ TXD5/ SMOSI5/ SSDA5	QMO-A/ QIO0-A/ SDHI_D0-A/ SDSI_D0-A/ MMC_D0-A			
68	TRDATA7	P77	CS7#	PO23	ET0_RX_ER/ RMII0_RX_E R/SMOSI11/ SSDA11/ TXD11	QSPCLK-A/ SDHI_CLK-A/ SDSI_CLK-A/ MMC_CLK-A			
69	TRDATA6	P76	CS6#	PO22	ET0_RX_CL K/ REF50CK0/ SMISO11/ SSCL11/ RXD11	QSSL-A/ SDHI_CMD- A/ SDSI_CMD- A/ MMC_CMD-A			
70		PC2	A18	MTIOC4B/ TCLKA/PO21	ET0_RX_DV/ RXD5/ SMISO5/ SSCL5/ SSLA3-A	SDHI_D3-A/ SDSI_D3-A/ MMC_CD-A			
71	TRSYNC1	P75	CS5#	PO20	ET0_ERXD0/ RMII0_RXD0/ SCK11/ RTS11#	SDHI_D2-A/ SDSI_D2-A/ MMC_RES#- A			
72	TRDATA5	P74	A20/CS4#	PO19	ET0_ERXD1/ RMII0_RXD1/ SS11#/ CTS11#				
73		PC1	A17	MTIOC3A/ TCLKD/PO18	ET0_ERXD2/ SCK5/ SSLA2-A			IRQ12	
74	VCC								
75		PC0	A16	MTIOC3C/ TCLKC/PO17	ET0_ERXD3/ CTS5#/ RTS5#/SS5#/ SSLA1-A			IRQ14	
76	VSS								
77	TRDATA4	P73	CS3#	PO16	ET0_WOL				

表 1.8 機能別端子一覧(144ピンLFQFP) (6 / 9)

ピン 番号 144ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ/F カメラ/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
78		PB7	A15	MTIOC3B/ TIOCB5/ PO31	ET0_CRS/ RMII0_CRS_ DV/TXD9/ SMOSI9/ SSDA9/ SMOSI11/ SSDA11/ TXD11	SDSI_D1-B			
79		PB6	A14	MTIOC3D/ TIOCA5/ PO30	ET0_ETXD1/ RMII0_TXD1/ RXD9/ SMISO9/ SSCL9/ SMISO11/ SSCL11/ RXD11	SDSI_D0-B			
80		PB5	A13	MTIOC2A/ MTIOC1B/ TIOCB4/ TMRI1/PO29/ POE4#	ET0_ETXD0/ RMII0_TXD0/ SCK9/SCK11	SDSI_CLK-B	LCD_CLK- B (注1)		
81		PB4	A12	TIOCA4/ PO28	ET0_TX_EN/ RMII0_TXD_ EN/CTS9#/ RTS9#/SS9#/ SS11#/ CTS11#/ RTS11#	SDSI_CMD-B	LCD_TCO N0-B (注1)		
82		PB3	A11	MTIOC0A/ MTIOC4A/ TIOC3/ TCLKD/ TMO0/PO27/ POE11#	ET0_RX_ER/ RMII0_RX_E R/SCK4/ SCK6	SDSI_D3-B	LCD_TCO N1-B (注1)		
83		PB2	A10	TIOCC3/ TCLKC/PO26	ET0_RX_CL K/ REF50CK0/ CTS4#/ RTS4#/SS4#/ CTS6#/ RTS6#/SS6#	SDSI_D2-B	LCD_TCO N2-B (注1)		
84		PB1	A9	MTIOC0C/ MTIOC4C/ TIOCB3/ TMCIO/PO25	ET0_ERXD0/ RMII0_RXD0/ TXD4/ SMOSI4/ SSDA4/ TXD6/ SMOSI6/ SSDA6		LCD_TCO N3-B (注1)	IRQ4-DS	
85		P72	A19/CS2#		ET0_MDC				
86		P71	A18/CS1#		ET0_MDIO				

表 1.8 機能別端子一覧(144ピンLFQFP) (7 / 9)

ピン 番号 144ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ/I/F カメラI/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
87		PB0	A8	MTIC5W/ TIOCA3/ PO24	ET0_ERXD1/ RMII0_RXD1/ RXD4/ SMISO4/ SSCL4/ RXD6/ SMISO6/ SSCL6		LCD_DATA 0-B (注1)	IRQ12	
88		PA7	A7	TIOCB2/ PO23	ET0_WOL/ MISOA-B		LCD_DATA 1-B (注1)		
89		PA6	A6	MTIC5V/ MTCLKB/ TIOCA2/ TMCI3/PO22/ POE10#	ET0_EXOUT/ CTS5#/ RTS5#/SS5#/ MOSIA-B		LCD_DATA 2-B (注1)		
90		PA5	A5	MTIOC6B/ TIOCB1/ PO21	ET0_LINKST A/RSPCKA-B		LCD_DATA 3-B (注1)		
91	VCC								
92		PA4	A4	MTIC5U/ MTCLKA/ TIOCA1/ TMRI0/PO20	ET0_MDC/ TXD5/ SMOSI5/ SSDA5/ SSLA0-B		LCD_DATA 4-B (注1)	IRQ5-DS	
93	VSS								
94		PA3	A3	MTIOC0D/ MTCLKD/ TIOC0D/ TCLKB/PO19	ET0_MDIO/ RXD5/ SMISO5/ SSCL5		LCD_DATA 5-B (注1)	IRQ6-DS	
95		PA2	A2	MTIOC7A/ PO18	RXD5/ SMISO5/ SSCL5/ SSLA3-B		LCD_DATA 6-B (注1)		
96		PA1	A1	MTIOC0B/ MTCLKC/ MTIOC7B/ TIOCB0/ PO17	ET0_WOL/ SCK5/ SSLA2-B		LCD_DATA 7-B (注1)	IRQ11	
97		PA0	BC0#/A0	MTIOC4A/ MTIOC6D/ TIOCA0/ PO16/ CACREF	ET0_TX_EN/ RMII0_TXD_ EN/SSLA1-B		LCD_DATA 8-B (注1)		
98		P67	DQM1/CS7#	MTIOC7C				IRQ15	
99		P66	DQM0/CS6#	MTIOC7D					
100		P65	CKE/CS5#						
101		PE7	D15[A15/ D15]/D7[A7/ D7] (注1)	MTIOC6A/ TOC1	MISOB-B	SDHI_WP/ MMC_RES#- B	LCD_DATA 9-B (注1)	IRQ7	AN105
102		PE6	D14[A14/ D14]/D6[A6/ D6] (注1)	MTIOC6C/ TIC1	MOSIB-B	SDHI_CD/ MMC_CD-B	LCD_DATA 10-B (注1)	IRQ6	AN104
103	VCC								

表 1.8 機能別端子一覧(144ピンLFQFP) (8 / 9)

ピン 番号 144ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
104		P70	SDCLK						
105	VSS								
106		PE5	D13[A13/ D13]/D5[A5/ D5] (注1)	MTIOC4C/ MTIOC2B	ET0_RX_CL K/ REF50CK0/ RSPCKB-B		LCD_DATA 11-B (注1)	IRQ5	AN103
107		PE4	D12[A12/ D12]/D4[A4/ D4] (注1)	MTIOC4D/ MTIOC1A/ PO28	ET0_ERXD2/ SSLB0-B		LCD_DATA 12-B (注1)		AN102
108		PE3	D11[A11/ D11]/D3[A3/ D3] (注1)	MTIOC4B/ PO26/TOC3/ POE8#	ET0_ERXD3/ CTS12#/ RTS12#/ SS12#	MMC_D7-B	LCD_DATA 13-B (注1)		AN101
109		PE2	D10[A10/ D10]/D2[A2/ D2] (注1)	MTIOC4A/ PO23/TIC3	RXD12/ SMISO12/ SSCL12/ RXDX12/ SSLB3-B	MMC_D6-B	LCD_DATA 14-B (注1)	IRQ7-DS	AN100
110		PE1	D9[A9/D9]/ D1[A1/D1] (注1)	MTIOC4C/ MTIOC3B/ PO18	TXD12/ SMOSI12/ SSDA12/ TXDX12/ SIOX12/ SSLB2-B	MMC_D5-B	LCD_DATA 15-B (注1)		ANEX1
111		PE0	D8[A8/D8]/ D0[A0/D0] (注1)	MTIOC3D	SCK12/ SSLB1-B	MMC_D4-B	LCD_DATA 16-B (注1)		ANEX0
112		P64	WE#/D3[A3/ D3] (注1)/ CS4#						
113		P63	CAS#/ D2[A2/D2] (注1)/ CS3#						
114		P62	RAS#/ D1[A1/D1] (注1)/ CS2#						
115		P61	SDCS#/ D0[A0/D0] (注1)/ CS1#						
116	VSS								
117		P60	CS0#						
118	VCC								
119		PD7	D7[A7/D7]	MTIC5U/ POE0#	SSLC3-A	QMI-B/ QIO1-B/ SDHI_D1-B/ MMC_D1-B	LCD_DATA 17-B (注1)	IRQ7	AN107
120		PD6	D6[A6/D6]	MTIC5V/ MTIOC8A/ POE4#	SSLC2-A	QMO-B/ QIO0-B/ SDHI_D0-B/ MMC_D0-B	LCD_DATA 18-B (注1)	IRQ6	AN106

表 1.8 機能別端子一覧(144ピンLFQFP) (9 / 9)

ピン 番号 144ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
121		PD5	D5[A5/D5]	MTIC5W/ MTIOC8C/ POE10#	SSLC1-A	QSPCLK-B/ SDHI_CLK-B/ MMC_CLK-B	LCD_DATA 19-B (注1)	IRQ5	AN113
122		PD4	D4[A4/D4]	MTIOC8B/ POE11#	SSLC0-A	QSSL-B/ SDHI_CMD- B/ MMC_CMD-B	LCD_DATA 20-B (注1)	IRQ4	AN112
123		PD3	D3[A3/D3]	MTIOC8D/ TOC2/POE8#	RSPCKC-A	QIO3-B/ SDHI_D3-B/ MMC_D3-B	LCD_DATA 21-B (注1)	IRQ3	AN111
124		PD2	D2[A2/D2]	MTIOC4D/ TIC2	MISOC-A/ CRX0	QIO2-B/ SDHI_D2-B/ MMC_D2-B	LCD_DATA 22-B (注1)	IRQ2	AN110
125		PD1	D1[A1/D1]	MTIOC4B/ POE0#	MOSIC-A/ CTX0		LCD_DATA 23-B (注1)	IRQ1	AN109
126		PD0	D0[A0/D0]	POE4#			LCD_EXT CLK-B (注1)	IRQ0	AN108
127		P93	A19	POE0#	CTS7#/ RTS7#/SS7#				AN117
128		P92	A18	POE4#	RXD7/ SMISO7/ SSCL7				AN116
129		P91	A17		SCK7				AN115
130	VSS								
131		P90	A16		TXD7/ SMOSI7/ SSDA7				AN114
132	VCC								
133		P47						IRQ15-DS	AN007
134		P46						IRQ14-DS	AN006
135		P45						IRQ13-DS	AN005
136		P44						IRQ12-DS	AN004
137		P43						IRQ11-DS	AN003
138		P42						IRQ10-DS	AN002
139		P41						IRQ9-DS	AN001
140	VREFL0								
141		P40						IRQ8-DS	AN000
142	VREFH0								
143	AVCC0								
144		P07						IRQ15	ADTRG0#

注1. コードフラッシュメモリ容量が2Mバイト/1.5Mバイトの製品のみに有効。

注2. 外部バス有効時、BCLK端子と兼用しているP53は、I/Oポートとして使用できません。

表 1.9 機能別端子一覧(100ピンTFLGA) (1 / 7)

ピン 番号 100ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリIF カメラIF (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
A1		P05						IRQ13	DA1
A2	AVCC1								
A3		P07						IRQ15	ADTRG0#
A4	VREFL0								
A5		P43						IRQ11-DS	AN003
A6		PD0	D0[A0/D0]	POE4#			LCD_EXT CLK-B (注1)	IRQ0	AN108
A7		PD4	D4[A4/D4]	MTIOC8B/ POE11#	SSLC0-A	QSSL-B/ SDHI_CMD- B/ MMC_CMD-B	LCD_DATA 20-B (注1)	IRQ4	AN112
A8		PE0	D8[A8/D8]/ D0[A0/D0] (注1)	MTIOC3D	SCK12/ SSLB1-B	MMC_D4-B	LCD_DATA 16-B (注1)		ANEX0
A9		PE1	D9[A9/D9]/ D1[A1/D1] (注1)	MTIOC4C/ MTIOC3B/ PO18	TXD12/ SMOSI12/ SSDA12/ TXDX12/ SIOX12/ SSLB2-B	MMC_D5-B	LCD_DATA 15-B (注1)		ANEX1
A10		PE2	D10[A10/ D10]/D2[A2/ D2] (注1)	MTIOC4A/ PO23/TIC3	RXD12/ SMISO12/ SSCL12/ RXDX12/ SSLB3-B	MMC_D6-B	LCD_DATA 14-B (注1)	IRQ7-DS	AN100
B1	EMLE								
B2	AVSS0								
B3	AVCC0								
B4		P40						IRQ8-DS	AN000
B5		P44						IRQ12-DS	AN004
B6		PD1	D1[A1/D1]	MTIOC4B/ POE0#	MOSIC-A/ CTX0		LCD_DATA 23-B (注1)	IRQ1	AN109
B7		PD3	D3[A3/D3]	MTIOC8D/ TOC2/POE8#	RSPCKC-A	QIO3-B/ SDHI_D3-B/ MMC_D3-B	LCD_DATA 21-B (注1)	IRQ3	AN111
B8		PD6	D6[A6/D6]	MTIC5V/ MTIOC8A/ POE4#	SSLC2-A	QMO-B/ QIO0-B/ SDHI_D0-B/ MMC_D0-B	LCD_DATA 18-B (注1)	IRQ6	AN106
B9		PD7	D7[A7/D7]	MTIC5U/ POE0#	SSLC3-A	QMI-B/QIO1- B/SDHI_D1- B/MMC_D1-B	LCD_DATA 17-B (注1)	IRQ7	AN107
B10		PE3	D11[A11/ D11]/D3[A3/ D3] (注1)	MTIOC4B/ PO26/TOC3/ POE8#	ET0_ERXD3/ CTS12#/ RTS12#/ SS12#	MMC_D7-B	LCD_DATA 13-B (注1)		AN101
C1	VCL								
C2	AVSS1								

表 1.9 機能別端子一覧(100ピンTFLGA) (2 / 7)

ピン 番号 100ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリIF カメラIF (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
C3		PJ3	EDACK1	MTIOC3C	ET0_EXOUT/ CTS6#/ RTS6#/SS6#/ CTS0#/ RTS0#/SS0#				
C4	VREFH0								
C5		P42						IRQ10-DS	AN002
C6		P47						IRQ15-DS	AN007
C7		PD2	D2[A2/D2]	MTIOC4D/ TIC2	MISOC-A/ CRX0	QIO2-B/ SDHI_D2-B/ MMC_D2-B	LCD_DATA 22-B (注1)	IRQ2	AN110
C8		PD5	D5[A5/D5]	MTIC5W/ MTIOC8C/ POE10#	SSLC1-A	QSPCLK-B/ SDHI_CLK-B/ MMC_CLK-B	LCD_DATA 19-B (注1)	IRQ5	AN113
C9		PE5	D13[A13/ D13]/D5[A5/ D5] (注1)	MTIOC4C/ MTIOC2B	ET0_RX_CL K/ REF50CK0/ RSPCKB-B		LCD_DATA 11-B (注1)	IRQ5	AN103
C10		PE4	D12[A12/ D12]/D4[A4/ D4] (注1)	MTIOC4D/ MTIOC1A/ PO28	ET0_ERXD2/ SSLB0-B		LCD_DATA 12-B (注1)		AN102
D1	XCIN								
D2	XCOUT								
D3	MD/FINED								
D4	VBATT								
D5		P45						IRQ13-DS	AN005
D6		P46						IRQ14-DS	AN006
D7		PE6	D14[A14/ D14]/D6[A6/ D6] (注1)	MTIOC6C/ TIC1	MOSIB-B	SDHI_CD/ MMC_CD-B	LCD_DATA 10-B (注1)	IRQ6	AN104
D8		PE7	D15[A15/ D15]/D7[A7/ D7] (注1)	MTIOC6A/ TOC1	MISOB-B	SDHI_WP/ MMC_RES#- B	LCD_DATA 9-B (注1)	IRQ7	AN105
D9		PA1	A1	MTIOC0B/ MTCLKC/ MTIOC7B/ TIOCB0/ PO17	ET0_WOL/ SCK5/ SSLA2-B		LCD_DATA 7-B (注1)	IRQ11	
D10		PA0	BC0#/A0	MTIOC4A/ MTIOC6D/ TIOCA0/ PO16/ CACREF	ET0_TX_EN/ RMII0_TXD_ EN/SSLA1-B		LCD_DATA 8-B (注1)		
E1	XTAL	P37							
E2	VSS								
E3	RES#								
E4	TRST#	P34		MTIOC0A/ TMC13/PO12/ POE10#	ET0_LINKST A/SCK6/ SCK0			IRQ4	
E5		P41						IRQ9-DS	AN001

表 1.9 機能別端子一覧(100ピンTFLGA) (3 / 7)

ピン 番号 100ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリIF カメラIF (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
E6		PA2	A2	MTIOC7A/ PO18	RXD5/ SMISO5/ SSCL5/ SSLA3-B		LCD_DATA 6-B (注1)		
E7		PA6	A6	MTIC5V/ MTCLKB/ TIOCA2/ TMC13/PO22/ POE10#	ET0_EXOUT/ CTS5#/ RTS5#/SS5#/ MOSIA-B		LCD_DATA 2-B (注1)		
E8		PA4	A4	MTIC5U/ MTCLKA/ TIOCA1/ TMR10/PO20	ET0_MDC/ TXD5/ SMOSI5/ SSDA5/ SSLA0-B		LCD_DATA 4-B (注1)	IRQ5-DS	
E9		PA5	A5	MTIOC6B/ TIOCB1/ PO21	ET0_LINKST A/RSPCKA-B		LCD_DATA 3-B (注1)		
E10		PA3	A3	MTIOC0D/ MTCLKD/ TIOC0D/ TCLKB/PO19	ET0_MDIO/ RXD5/ SMISO5/ SSCL5		LCD_DATA 5-B (注1)	IRQ6-DS	
F1	EXTAL	P36							
F2	VCC								
F3	UPSEL	P35						NMI	
F4		P32		MTIOC0C/ TIOCC0/ TMO3/PO10/ RTCIC2/ RTCOUT/ POE0#/ POE10#	TXD6/ SMOSI6/ SSDA6/ TXD0/ SMOSI0/ SSDA0/ CTX0/ USB0_VBUS EN			IRQ2-DS	
F5		P12		TMC11	RXD2/ SMISO2/ SSCL2/ SCL0[FM+]			IRQ2	
F6		PB3	A11	MTIOC0A/ MTIOC4A/ TIOC0D3/ TCLKD/ TMO0/PO27/ POE11#	ET0_RX_ER/ RMII0_RX_E R/SCK6	SDSI_D3-B	LCD_TCO N1-B (注1)		
F7		PB2	A10	TIOCC3/ TCLKC/PO26	ET0_RX_CL K/ REF50CK0/ CTS6#/ RTS6#/SS6#	SDSI_D2-B	LCD_TCO N2-B (注1)		
F8		PB0	A8	MTIC5W/ TIOCA3/ PO24	ET0_ERXD1/ RMII0_RXD1/ RXD6/ SMISO6/ SSCL6		LCD_DATA 0-B (注1)	IRQ12	
F9		PA7	A7	TIOCB2/ PO23	ET0_WOL/ MISOA-B		LCD_DATA 1-B (注1)		

表 1.9 機能別端子一覧(100ピンTFLGA) (4 / 7)

ピン 番号 100ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリIF カメラIF (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
F10	VSS								
G1		P33	EDREQ1	MTIOC0D/ TIOC0D/ TMR13/PO11/ POE4#/ POE11#	RXD6/ SMISO6/ SSCL6/ RXD0/ SMISO0/ SSCL0/CRX0			IRQ3-DS	
G2	TMS	P31		MTIOC4D/ TMC12/PO9/ RTCIC1	CTS1#/ RTS1#/ SS1#/ SSLB0-A			IRQ1-DS	
G3	TDI	P30		MTIOC4B/ TMR13/PO8/ RTCIC0/ POE8#	RXD1/ SMISO1/ SSCL1/ MISOB-A			IRQ0-DS	
G4	TCK	P27	CS7#	MTIOC2B/ TMC13/PO7	SCK1/ RSPCKB-A				
G5		P53 (注2)	BCLK						
G6		P52	RD#		RXD2/ SMISO2/ SSCL2/ SSLB3-A				
G7		PB5	A13	MTIOC2A/ MTIOC1B/ TIOCB4/ TMR11/PO29/ POE4#	ET0_ETXD0/ RMII0_TXD0/ SCK9/SCK11	SDSI_CLK-B	LCD_CLK- B (注1)		
G8		PB4	A12	TIOCA4/ PO28	ET0_TX_EN/ RMII0_TXD_ EN/CTS9#/ RTS9#/ SS9#/ SS11#/ CTS11#/ RTS11#	SDSI_CMD-B	LCD_TCO N0-B (注1)		
G9		PB1	A9	MTIOC0C/ MTIOC4C/ TIOCB3/ TMC10/PO25	ET0_ERXD0/ RMII0_RXD0/ TXD6/ SMOSI6/ SSDA6		LCD_TCO N3-B (注1)	IRQ4-DS	
G10	VCC								
H1	TDO	P26	CS6#	MTIOC2A/ TMO1/PO6	TXD1/ SMOSI1/ SSDA1/ CTS3#/ RTS3#/ SS3#/ MOSIB-A				
H2		P25	CS5#/ EDACK1	MTIOC4C/ MTCLKB/ TIOCA4/PO5	RXD3/ SMISO3/ SSCL3				ADTRG0#

表 1.9 機能別端子一覧(100ピンTFLGA) (5 / 7)

ピン 番号 100ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリIF カメラIF (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
H3		P16		MTIOC3C/ MTIOC3D/ TIOCB1/ TCLKC/ TMO2/PO14/ RTCOUT	TXD1/ SMOSI1/ SSDA1/ RXD3/ SMISO3/ SSCL3/ SCL2-DS/ USB0_VBUS EN/ USB0_VBUS/ USB0_OVRC URB			IRQ6	ADTRG0#
H4		P15		MTIOC0B/ MTCLKB/ TIOCB2/ TCLKB/ TMC12/PO13	RXD1/ SMISO1/ SSCL1/ SCK3/CRX1- DS			IRQ5	
H5		P55	D0[A0/D0] (注1)/ WAIT#/ EDREQ0	MTIOC4D/ TMO3	ET0_EXOUT/ CRX1			IRQ10	
H6		P54	ALE/D1[A1/ D1](注1)/ EDACK0	MTIOC4B/ TMC1	ET0_LINKST A/CTS2#/ RTS2#/SS2#/ CTX1				
H7	UB	PC7	A23/CS0#	MTIOC3A/ MTCLKB/ TMO2/PO31/ TOC0/ CACREF	ET0_COL/ TXD8/ SMOSI8/ SSDA8/ SMOSI10/ SSDA10/ TXD10/ MISOA-A			IRQ14	
H8		PC6	D2[A2/D2] (注1)/ A22/CS1#	MTIOC3C/ MTCLKA/ TMC12/PO30/ TIC0	ET0_ETXD3/ RXD8/ SMISO8/ SSCL8/ SMISO10/ SSCL10/ RXD10/ MOSIA-A			IRQ13	
H9		PB6	A14	MTIOC3D/ TIOCA5/ PO30	ET0_ETXD1/ RMII0_TXD1/ RXD9/ SMISO9/ SSCL9/ SMISO11/ SSCL11/ RXD11	SDSI_D0-B			
H10		PB7	A15	MTIOC3B/ TIOCB5/ PO31	ET0_CRS/ RMII0_CRS_ DV/TXD9/ SMOSI9/ SSDA9/ SMOSI11/ SSDA11/ TXD11	SDSI_D1-B			

表 1.9 機能別端子一覧(100ピンTFLGA) (6 / 7)

ピン 番号 100ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリIF カメラIF (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
J1		P24	CS4#/EDREQ1	MTIOC4A/ MTCLKA/ TIOCB4/ TMRI1/PO4	SCK3/ USB0_VBUS EN				
J2		P21		MTIOC1B/ MTIOC4A/ TIOCA3/ TMCIO/PO1	RXD0/ SMISO0/ SSCL0/ SCL1(注1)/ USB0_EXICE N			IRQ9	
J3		P17		MTIOC3A/ MTIOC3B/ MTIOC4B/ TIOCB0/ TCLKD/ TMO1/PO15/ POE8#	SCK1/TXD3/ SMOSI3/ SSDA3/ SDA2-DS			IRQ7	ADTRG1#
J4		P13		MTIOC0B/ TIOCA5/ TMO3/PO13	TXD2/ SMOSI2/ SSDA2/ SDA0[FM+]			IRQ3	ADTRG1#
J5	VSS_USB								
J6	VCC_USB								
J7		P50	WR0#/WR#		TXD2/ SMOSI2/ SSDA2/ SSLB1-A				
J8		PC4	A20/CS3#	MTIOC3D/ MTCLKC/ TMC11/PO25/ POE0#	ET0_TX_CLK/ SCK5/CTS8#/ RTS8#/SS8#/ SS10#/ CTS10#/ RTS10#/ SSLA0-A				
J9		PC0	A16	MTIOC3C/ TCLKC/PO17	ET0_ERXD3/ CTS5#/ RTS5#/SS5#/ SSLA1-A			IRQ14	
J10		PC1	A17	MTIOC3A/ TCLKD/PO18	ET0_ERXD2/ SCK5/ SSLA2-A			IRQ12	
K1		P23	EDACK0	MTIOC3D/ MTCLKD/ TIOCD3/PO3	TXD3/ SMOSI3/ SSDA3/ CTS0#/ RTS0#/SS0#				
K2		P22	EDREQ0	MTIOC3B/ MTCLKC/ TIOCC3/ TMO0/PO2	SCK0/ USB0_OVRC URB				
K3		P20		MTIOC1A/ TIOCB3/ TMRI0/PO0	TXD0/ SMOSI0/ SSDA0/ SDA1(注1)/ USB0_ID			IRQ8	

表 1.9 機能別端子一覧(100ピンTFLGA) (7 / 7)

ピン 番号 100ピン TFLGA	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリIF カメラIF (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
K4		P14		MTIOC3A/ MTCLKA/ TIOCB5/ TCLKA/ TMRI2/PO15	CTS1#/ RTS1#/SS1#/ CTX1/ USB0_OVRC URA			IRQ4	
K5					USB0_DM				
K6					USB0_DP				
K7		P51	WR1#/BC1#/ WAIT#		SCK2/ SSLB2-A				
K8		PC5	D3[A3/D3] (注1)/ A21/CS2#/ WAIT#	MTIOC3B/ MTCLKD/ TMRI2/PO29	ET0_ETXD2/ SCK8/ SCK10/ RSPCKA-A				
K9		PC3	A19	MTIOC4D/ TCLKB/PO24	ET0_TX_ER/ TXD5/ SMOSI5/ SSDA5				
K10		PC2	A18	MTIOC4B/ TCLKA/PO21	ET0_RX_DV/ RXD5/ SMISO5/ SSCL5/ SSLA3-A				

注1. コードフラッシュメモリ容量が2Mバイト/1.5Mバイトの製品のみ有効。

注2. 外部バス有効時、BCLK端子と兼用しているP53は、I/Oポートとして使用できません。

表 1.10 機能別端子一覧(100ピンLFQFP) (1 / 7)

ピン 番号 100ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
1	AVCC1								
2	EMLE								
3	AVSS1								
4		PJ3	EDACK1	MTIOC3C	ET0_EXOUT/ CTS6#/ RTS6#/SS6#/ CTS0#/ RTS0#/SS0#				
5	VCL								
6	VBATT								
7	MD/FINED								
8	XCIN								
9	XCOUT								
10	RES#								
11	XTAL	P37							
12	VSS								
13	EXTAL	P36							
14	VCC								
15	UPSEL	P35						NMI	
16	TRST#	P34		MTIOC0A/ TMC13/PO12/ POE10#	ET0_LINKST A/SCK6/ SCK0			IRQ4	
17		P33	EDREQ1	MTIOC0D/ TIOC0D/ TMR13/PO11/ POE4#/ POE11#	RXD6/ SMISO6/ SSCL6/ RXD0/ SMISO0/ SSCL0/CRX0			IRQ3-DS	
18		P32		MTIOC0C/ TIOC0C/ TMO3/PO10/ RTCIC2/ RTCOUT/ POE0#/ POE10#	TXD6/ SMOSI6/ SSDA6/ TXD0/ SMOSI0/ SSDA0/ CTX0/ USB0_VBUS EN			IRQ2-DS	
19	TMS	P31		MTIOC4D/ TMC12/PO9/ RTCIC1	CTS1#/ RTS1#/SS1#/ SSLB0-A			IRQ1-DS	
20	TDI	P30		MTIOC4B/ TMR13/PO8/ RTCIC0/ POE8#	RXD1/ SMISO1/ SSCL1/ MISOB-A			IRQ0-DS	
21	TCK	P27	CS7#	MTIOC2B/ TMC13/PO7	SCK1/ RSPCKB-A				

表 1.10 機能別端子一覧(100ピンLFQFP) (2 / 7)

ピン 番号 100ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ/I/F カメラI/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
22	TDO	P26	CS6#	MTIOC2A/ TMO1/PO6	TXD1/ SMOSI1/ SSDA1/ CTS3#/ RTS3#/SS3#/ MOSIB-A				
23		P25	CS5#/ EDACK1	MTIOC4C/ MTCLKB/ TIOCA4/PO5	RXD3/ SMISO3/ SSCL3				ADTRG0#
24		P24	CS4#/ EDREQ1	MTIOC4A/ MTCLKA/ TIOCB4/ TMRI1/PO4	SCK3/ USB0_VBUS EN				
25		P23	EDACK0	MTIOC3D/ MTCLKD/ TIOCD3/PO3	TXD3/ SMOSI3/ SSDA3/ CTS0#/ RTS0#/SS0#				
26		P22	EDREQ0	MTIOC3B/ MTCLKC/ TIOCC3/ TMO0/PO2	SCK0/ USB0_OVRC URB				
27		P21		MTIOC1B/ MTIOC4A/ TIOCA3/ TMCIO/PO1	RXD0/ SMISO0/ SSCL0/ SCL1(注1)/ USB0_EXICE N			IRQ9	
28		P20		MTIOC1A/ TIOCB3/ TMRI0/PO0	TXD0/ SMOSI0/ SSDA0/ SDA1(注1)/ USB0_ID			IRQ8	
29		P17		MTIOC3A/ MTIOC3B/ MTIOC4B/ TIOCB0/ TCLKD/ TMO1/PO15/ POE8#	SCK1/TXD3/ SMOSI3/ SSDA3/ SDA2-DS			IRQ7	ADTRG1#
30		P16		MTIOC3C/ MTIOC3D/ TIOCB1/ TCLKC/ TMO2/PO14/ RTCOUT	TXD1/ SMOSI1/ SSDA1/ RXD3/ SMISO3/ SSCL3/ SCL2-DS/ USB0_VBUS EN/ USB0_VBUS/ USB0_OVRC URB			IRQ6	ADTRG0#
31		P15		MTIOC0B/ MTCLKB/ TIOCB2/ TCLKB/ TMCIO/PO13	RXD1/ SMISO1/ SSCL1/ SCK3/ CRX1-DS			IRQ5	

表 1.10 機能別端子一覧(100ピンLFQFP) (3 / 7)

ピン 番号 100ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
32		P14		MTIOC3A/ MTCLKA/ TIOCB5/ TCLKA/ TMRI2/PO15	CTS1#/ RTS1#/SS1#/ CTX1/ USB0_OVRC URA			IRQ4	
33		P13		MTIOC0B/ TIOCA5/ TMO3/PO13	TXD2/ SMOSI2/ SSDA2/ SDA0[FM+]			IRQ3	ADTRG1#
34		P12		TMCI1	RXD2/ SMISO2/ SSCL2/ SCL0[FM+]			IRQ2	
35	VCC_USB								
36					USB0_DM				
37					USB0_DP				
38	VSS_USB								
39		P55	D0[A0/D0] (注1)/ WAIT#/ EDREQ0	MTIOC4D/ TMO3	ET0_EXOUT/ CRX1			IRQ10	
40		P54	ALE/ D1[A1/D1] (注1)/ EDACK0	MTIOC4B/ TMCI1	ET0_LINKST A/CTS2#/ RTS2#/ SS2#/CTX1				
41		P53 (注2)	BCLK						
42		P52	RD#		RXD2/ SMISO2/ SSCL2/ SSLB3-A				
43		P51	WR1#/BC1#/ WAIT#		SCK2/ SSLB2-A				
44		P50	WR0#/WR#		TXD2/ SMOSI2/ SSDA2/ SSLB1-A				
45	UB	PC7	A23/CS0#	MTIOC3A/ MTCLKB/ TMO2/PO31/ TOC0/ CACREF	ET0_COL/ TXD8/ SMOSI8/ SSDA8/ SMOSI10/ SSDA10/ TXD10/ MISOA-A			IRQ14	
46		PC6	D2[A2/D2] (注1)/ A22/CS1#	MTIOC3C/ MTCLKA/ TMCI2/PO30/ TIC0	ET0_ETXD3/ RXD8/ SMISO8/ SSCL8/ SMISO10/ SSCL10/ RXD10/ MOSIA-A			IRQ13	

表 1.10 機能別端子一覧(100ピンLFQFP) (4 / 7)

ピン 番号 100ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
47		PC5	D3[A3/D3] (注1)/ A21/CS2#/ WAIT#	MTIOC3B/ MTCLKD/ TMRI2/PO29	ET0_ETXD2/ SCK8/ SCK10/ RSPCKA-A				
48		PC4	A20/CS3#	MTIOC3D/ MTCLKC/ TMC11/PO25/ POE0#	ET0_TX_CLK /SCK5/ CTS8#/ RTS8#/SS8#/ SS10#/ CTS10#/ RTS10#/ SSLA0-A				
49		PC3	A19	MTIOC4D/ TCLKB/PO24	ET0_TX_ER/ TXD5/ SMOSI5/ SSDA5				
50		PC2	A18	MTIOC4B/ TCLKA/PO21	ET0_RX_DV/ RXD5/ SMISO5/ SSCL5/ SSLA3-A				
51		PC1	A17	MTIOC3A/ TCLKD/PO18	ET0_ERXD2/ SCK5/ SSLA2-A			IRQ12	
52		PC0	A16	MTIOC3C/ TCLKC/PO17	ET0_ERXD3/ CTS5#/ RTS5#/SS5#/ SSLA1-A			IRQ14	
53		PB7	A15	MTIOC3B/ TIOCB5/ PO31	ET0_CRS/ RMII0_CRS_ DV/TXD9/ SMOSI9/ SSDA9/ SMOSI11/ SSDA11/ TXD11	SDSI_D1-B			
54		PB6	A14	MTIOC3D/ TIOCA5/ PO30	ET0_ETXD1/ RMII0_TXD1/ RXD9/ SMISO9/ SSCL9/ SMISO11/ SSCL11/ RXD11	SDSI_D0-B			
55		PB5	A13	MTIOC2A/ MTIOC1B/ TIOCB4/ TMRI1/PO29/ POE4#	ET0_ETXD0/ RMII0_TXD0/ SCK9/SCK11	SDSI_CLK-B	LCD_CLK- B (注1)		
56		PB4	A12	TIOCA4/ PO28	ET0_TX_EN/ RMII0_TXD_ EN/CTS9#/ RTS9#/SS9#/ SS11#/ CTS11#/ RTS11#	SDSI_CMD-B	LCD_TCO N0-B (注1)		

表 1.10 機能別端子一覧(100ピンLQFP) (5 / 7)

ピン 番号 100ピン LQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
57		PB3	A11	MTIOC0A/ MTIOC4A/ TIOC03/ TCLKD/ TMO0/PO27/ POE11#	ET0_RX_ER/ RMII0_RX_E R/SCK6	SDSI_D3-B	LCD_TCO N1-B (注1)		
58		PB2	A10	TIOCC3/ TCLKC/PO26	ET0_RX_CL K/ REF50CK0/ CTS6#/ RTS6#/SS6#	SDSI_D2-B	LCD_TCO N2-B (注1)		
59		PB1	A9	MTIOC0C/ MTIOC4C/ TIOCB3/ TMCIO/PO25	ET0_ERXD0/ RMII0_RXD0/ TXD6/ SMOSI6/ SSDA6		LCD_TCO N3-B (注1)	IRQ4-DS	
60	VCC								
61		PB0	A8	MTIC5W/ TIOCA3/ PO24	ET0_ERXD1/ RMII0_RXD1/ RXD6/ SMISO6/ SSCL6		LCD_DATA 0-B (注1)	IRQ12	
62	VSS								
63		PA7	A7	TIOCB2/ PO23	ET0_WOL/ MISOA-B		LCD_DATA 1-B (注1)		
64		PA6	A6	MTIC5V/ MTCLKB/ TIOCA2/ TMC13/PO22/ POE10#	ET0_EXOUT/ CTS5#/ RTS5#/SS5#/ MOSIA-B		LCD_DATA 2-B (注1)		
65		PA5	A5	MTIOC6B/ TIOCB1/ PO21	ET0_LINKST A/RSPCKA-B		LCD_DATA 3-B (注1)		
66		PA4	A4	MTIC5U/ MTCLKA/ TIOCA1/ TMRI0/PO20	ET0_MDC/ TXD5/ SMOSI5/ SSDA5/ SSLA0-B		LCD_DATA 4-B (注1)	IRQ5-DS	
67		PA3	A3	MTIOC0D/ MTCLKD/ TIOC00/ TCLKB/PO19	ET0_MDIO/ RXD5/ SMISO5/ SSCL5		LCD_DATA 5-B (注1)	IRQ6-DS	
68		PA2	A2	MTIOC7A/ PO18	RXD5/ SMISO5/ SSCL5/ SSLA3-B		LCD_DATA 6-B (注1)		
69		PA1	A1	MTIOC0B/ MTCLKC/ MTIOC7B/ TIOCB0/ PO17	ET0_WOL/ SCK5/ SSLA2-B		LCD_DATA 7-B (注1)	IRQ11	

表 1.10 機能別端子一覧(100ピンLFQFP) (6 / 7)

ピン 番号 100ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ/I/F カメラ/I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
70		PA0	BC0#/A0	MTIOC4A/ MTIOC6D/ TIOCA0/ PO16/ CACREF	ET0_TX_EN/ RMII0_TXD_ EN/SSLA1-B		LCD_DATA 8-B (注1)		
71		PE7	D15[A15/ D15]/D7[A7/ D7] (注1)	MTIOC6A/ TOC1	MISOB-B	SDHI_WP/ MMC_RES#- B	LCD_DATA 9-B (注1)	IRQ7	AN105
72		PE6	D14[A14/ D14]/D6[A6/ D6] (注1)	MTIOC6C/ TIC1	MOSIB-B	SDHI_CD/ MMC_CD-B	LCD_DATA 10-B (注1)	IRQ6	AN104
73		PE5	D13[A13/ D13]/D5[A5/ D5] (注1)	MTIOC4C/ MTIOC2B	ET0_RX_CL K/ REF50CK0/ RSPCKB-B		LCD_DATA 11-B (注1)	IRQ5	AN103
74		PE4	D12[A12/ D12]/D4[A4/ D4] (注1)	MTIOC4D/ MTIOC1A/ PO28	ET0_ERXD2/ SSLB0-B		LCD_DATA 12-B (注1)		AN102
75		PE3	D11[A11/ D11]/D3[A3/ D3] (注1)	MTIOC4B/ PO26/TOC3/ POE8#	ET0_ERXD3/ CTS12#/ RTS12#/ SS12#	MMC_D7-B	LCD_DATA 13-B (注1)		AN101
76		PE2	D10[A10/ D10]/D2[A2/ D2] (注1)	MTIOC4A/ PO23/TIC3	RXD12/ SMISO12/ SSCL12/ RXDX12/ SSLB3-B	MMC_D6-B	LCD_DATA 14-B (注1)	IRQ7-DS	AN100
77		PE1	D9[A9/D9]/ D1[A1/D1] (注1)	MTIOC4C/ MTIOC3B/ PO18	TXD12/ SMOSI12/ SSDA12/ TXDX12/ SIOX12/ SSLB2-B	MMC_D5-B	LCD_DATA 15-B (注1)		ANEX1
78		PE0	D8[A8/D8]/ D0[A0/D0] (注1)	MTIOC3D	SCK12/ SSLB1-B	MMC_D4-B	LCD_DATA 16-B (注1)		ANEX0
79		PD7	D7[A7/D7]	MTIC5U/ POE0#	SSLC3-A	QMI-B/QIO1- B/SDHI_D1- B/MMC_D1-B	LCD_DATA 17-B (注1)	IRQ7	AN107
80		PD6	D6[A6/D6]	MTIC5V/ MTIOC8A/ POE4#	SSLC2-A	QMO-B/ QIO0-B/ SDHI_D0-B/ MMC_D0-B	LCD_DATA 18-B (注1)	IRQ6	AN106
81		PD5	D5[A5/D5]	MTIC5W/ MTIOC8C/ POE10#	SSLC1-A	QSPCLK-B/ SDHI_CLK-B/ MMC_CLK-B	LCD_DATA 19-B (注1)	IRQ5	AN113
82		PD4	D4[A4/D4]	MTIOC8B/ POE11#	SSLC0-A	QSSL-B/ SDHI_CMD- B/ MMC_CMD-B	LCD_DATA 20-B (注1)	IRQ4	AN112
83		PD3	D3[A3/D3]	MTIOC8D/ TOC2/POE8#	RSPCKC-A	QIO3-B/ SDHI_D3-B/ MMC_D3-B	LCD_DATA 21-B (注1)	IRQ3	AN111

表 1.10 機能別端子一覧(100ピンLFQFP) (7 / 7)

ピン 番号 100ピン LFQFP	電源 クロック システム 制御	I/Oポート	バス EXDMAC SDRAMC	タイマ (MTU, TPU, TMR, PPG, RTC, CMTW, POE, CAC)	通信 (ETHERC, SCI, RSPI, RIIC, CAN, USB)	メモリ I/F カメラ I/F (QSPI, SDHI, SDSI, MMCIF, PDC)	GLCDC	割り込み	A/D D/A
84		PD2	D2[A2/D2]	MTIOC4D/ TIC2	MISOC-A/ CRX0	QIO2-B/ SDHI_D2-B/ MMC_D2-B	LCD_DATA 22-B (注1)	IRQ2	AN110
85		PD1	D1[A1/D1]	MTIOC4B/ POE0#	MOSIC-A/ CTX0		LCD_DATA 23-B (注1)	IRQ1	AN109
86		PD0	D0[A0/D0]	POE4#			LCD_EXT CLK-B (注1)	IRQ0	AN108
87		P47						IRQ15-DS	AN007
88		P46						IRQ14-DS	AN006
89		P45						IRQ13-DS	AN005
90		P44						IRQ12-DS	AN004
91		P43						IRQ11-DS	AN003
92		P42						IRQ10-DS	AN002
93		P41						IRQ9-DS	AN001
94	VREFL0								
95		P40						IRQ8-DS	AN000
96	VREFH0								
97	AVCC0								
98		P07						IRQ15	ADTRG0#
99	AVSS0								
100		P05						IRQ13	DA1

注1. コードフラッシュメモリ容量が2Mバイト/1.5Mバイトの製品のみ有効。

注2. 外部バス有効時、BCLK端子と兼用しているP53は、I/Oポートとして使用できません。

2. CPU

図 2.1 に CPU のレジスタ構成を示します。



図 2.1 CPU レジスタセット

2.1 汎用レジスタ (R0 ~ R15)

汎用レジスタは、32 ビット幅で 16 本 (R0 ~ R15) あります。汎用レジスタ R0 ~ R15 は、データレジスタやアドレスレジスタとして使用します。

汎用レジスタ R0 には、汎用レジスタとしての機能に加えて、スタックポインタ (SP) としての機能が割り当てられています。SP は、プロセッサステータスワード (PSW) のスタックポインタ指定ビット (U) によって、割り込みスタックポインタ (ISP)、またはユーザスタックポインタ (USP) に切り替わります。

2.2 制御レジスタ

(1) 割り込みスタックポインタ (ISP) / ユーザスタックポインタ (USP)

スタックポインタ (SP) には、割り込みスタックポインタ (ISP) と、ユーザスタックポインタ (USP) の 2 種類があります。使用するスタックポインタ (ISP/USP) は、プロセッサステータスワード (PSW) のスタックポインタ指定ビット (U) によって切り替えられます。

(2) 例外テーブルレジスタ (EXTB)

例外テーブルレジスタ (EXTB) には、例外ベクタテーブルの先頭番地を設定してください。

(3) 割り込みテーブルレジスタ (INTB)

割り込みテーブルレジスタ (INTB) には、割り込みベクタテーブルの先頭番地を設定してください。

(4) プログラムカウンタ (PC)

プログラムカウンタ (PC) は、実行中の命令の番地を示します。

(5) プロセッサステータスワード (PSW)

プロセッサステータスワード (PSW) は、命令実行の結果や、CPU の状態を示します。

(6) バックアップ PC (BPC)

バックアップ PC (BPC) は、割り込み応答を高速化するために設けられたレジスタです。高速割り込みが発生すると、プログラムカウンタ (PC) の内容が BPC に退避されます。

(7) バックアップ PSW (BPSW)

バックアップ PSW (BPSW) は、割り込み応答を高速化するために設けられたレジスタです。

高速割り込みが発生すると、プロセッサステータスワード (PSW) の内容が BPSW に退避されます。BPSW のビットの割り当ては、PSW に対応しています。

(8) 高速割り込みベクタレジスタ (FINTV)

高速割り込みベクタレジスタ (FINTV) は、割り込み応答を高速化するために設けられたレジスタです。高速割り込み発生時の分岐先番地を設定してください。

(9) 浮動小数点ステータスワード (FPSW)

浮動小数点ステータスワード (FPSW) は、浮動小数点演算結果を示します。

例外処理許可ビット Ej で例外処理を許可 (Ej = "1") した場合は、例外処理ルーチンで該当する Cj フラグをチェックし、例外発生 の要因を判断することができます。例外処理を禁止 (Ej = "0") した場合は、一連の処理の最後に Fj フラグをチェックし、例外発生の有無を確認することができます。Fj フラグは蓄積フラグです。(j = X, U, Z, O, V)

2.3 アキュムレータ

アキュムレータ (ACC0、ACC1) は、72 ビットのレジスタです。DSP 機能命令で使用されます。アキュムレータは、読み出し時や書き込み時は 96 ビットのレジスタとして扱われます。このとき、アキュムレータの b95 ～ b72 の扱いは、読み出し時に b71 の値を符号拡張し、書き込み時には無視します。また、ACC0 は乗算命令 (EMUL、EMULU、FMUL、MUL)、積和演算命令 (RMPA) でも使用され、これらの命令実行の際は ACC0 の値が変更されます。

ACC0、ACC1 への書き込みには、「MVTACGU 命令」、「MVTACHI 命令」と「MVTACLO 命令」を使用します。「MVTACGU 命令」は (b95 ～ b64) に、「MVTACHI 命令」は上位側 32 ビット (b63 ～ b32) に、「MVTACLO 命令」は下位側 32 ビット (b31 ～ b0) にデータを転送します。

読み出しには、「MVFACGU 命令」、「MVFACHI 命令」、「MVFACMI 命令」と「MVFACLO 命令」とを使用します。

「MVFACGU 命令」でガードビット (b95 ～ b64)、「MVFACHI 命令」で上位側 32 ビット (b63 ～ b32)、「MVFACMI 命令」で中央の 32 ビット (b47 ～ b16)、「MVFACLO 命令」で下位側 32 ビット (b31 ～ b0) のデータをそれぞれ読み出します。

3. アドレス空間

3.1 アドレス空間

アドレス空間は、0000 0000h 番地から FFFF FFFFh 番地までの 4G バイトあります。プログラム領域およびデータ領域合計最大 4G バイトをリニアにアクセス可能です。

図 3.1 に各動作モードのメモリマップを示します。アクセスできる領域は動作モードや各制御ビットの状態によって違います。




図 3.1 各動作モードのメモリマップ

3.2 外部アドレス空間

外部アドレス空間は、CS# 端子 (CS0 ~ CS7) と SDRAM 領域 (SDCS) に分割されています。CS 領域は、CSn# 端子 (n = 0 ~ 7) から出力される CSn# 信号によって最大 8 つの CS 領域 (CS0 ~ CS7) に分割できます。図 3.2 に内蔵 ROM 無効拡張モード時の CS 領域 (CS0 ~ CS7)、SDRAM 領域 (SDCS) とアドレスの対応を示します。




図 3.2 外部アドレス空間と CS 領域 (内蔵 ROM 無効拡張モードの場合)

4. I/O レジスタ

I/O レジスタ一覧では、内蔵レジスタのアドレスに関する情報をまとめています。表記方法は以下のとおりです。また、レジスタ書き込み時の注意事項についても以下に示します。

(1) I/O レジスタアドレス一覧 (アドレス順)

- 割り付けアドレスの小さいレジスタから順に記載しています。
- モジュールシンボルによる分類をしています。
- アクセスサイクル数については、指定の基準クロックのサイクル数を示しています。
- 内部 I/O レジスタの領域で、レジスタ一覧に記載のないアドレスの領域は、予約領域です。予約領域のアクセスは禁止します。これらのレジスタをアクセスしたときの動作および継続する動作については保証できませんので、アクセスしないようにしてください。

(2) I/O レジスタ書き込み時の注意事項

CPU が I/O レジスタに書き込む際、CPU は書き込み完了を待たずに後続の命令を実行します。そのため、I/O レジスタ書き込みによる設定変更が、動作に反映されるより前に、後続の命令が実行されることがあります。

以下の例のように、I/O レジスタの設定変更が反映された状態で後続の命令を実行させなければならないときには、注意が必要です。

[注意が必要な動作の例]

- 割り込み要求許可ビット (ICU.IERn.IENj ビット) のクリアを行い、割り込み要求を禁止とした状態で後続の命令を実行させたい場合
- 低消費電力状態へ遷移するための前処理に続いて WAIT 命令を実行する場合

このような場合には、I/O レジスタの書き込みを行った後、以下の手順で書き込みの完了を待ってから、後続の命令を実行するようにしてください。

- (a) I/O レジスタの書き込み
- (b) 書き込んだ I/O レジスタの値を汎用レジスタに読み出し
- (c) 読み出し値を使って演算を実行
- (d) 後続の命令を実行

[命令例]

- I/O レジスタがバイトサイズの場合

```
MOV.L #SFR_ADDR, R1
MOV.B #SFR_DATA, [R1]
CMP [R1].UB, R1
;; 次処理
```

- I/O レジスタがワードサイズの場合

```
MOV.L #SFR_ADDR, R1
MOV.W #SFR_DATA, [R1]
CMP [R1].W, R1
;; 次処理
```

- I/O レジスタがロングワードサイズの場合

```
MOV.L #SFR_ADDR, R1
MOV.L #SFR_DATA, [R1]
CMP [R1].L, R1
;; 次処理
```

なお、複数のレジスタに書き込みを行った後、それら書き込みの完了を待ってから後続の命令を実行させたい場合は、最後に書き込みを行った I/O レジスタを対象に読み出しと演算を実行してください。書き込みを行ったすべてのレジスタを対象にして実行する必要はありません。

(3) I/O レジスタアクセスサイクル数

I/O レジスタアクセスサイクル数は、「表 4.1 I/O レジスタアドレス一覧」を参照してください。

I/O レジスタへアクセスした場合のアクセスサイクル数は、以下の計算式によって表されます。(注 1)

$$\begin{aligned} \text{I/O レジスタアクセスサイクル数} = & \text{内部メインバス 1 のバスサイクル数} + \\ & \text{分周クロック同期化サイクル数} + \\ & \text{内部周辺バス 1 ～ 6 のバスサイクル数} \end{aligned}$$

内部周辺バス 1 ～ 6 のバスサイクル数は、アクセス先のレジスタによって異なります。

内部周辺バス 2 ～ 6 に接続されている周辺機能、および外部バス制御部のレジスタ (バスエラー関連のレジスタは除く) へアクセスする場合には、分周クロック同期化サイクルが追加されます。

分周クロック同期化サイクル数は、ICLK と PCLK (または FCLK, BCLK) の周波数比やバスアクセスのタイミングによって異なります。

周辺機能部では $\text{ICLK} \geq \text{PCLK}$ (または FCLK) の周波数関係の場合、内部メインバス 1 のバスサイクル数と分周クロック同期化サイクル数を合わせると、PCLK (または FCLK) で最大 1 サイクルとなるため、表 4.1 では 1PCLK (または FCLK) の幅を持たせて記載しています。

また、 $\text{ICLK} < \text{PCLK}$ (または FCLK) の周波数関係の場合、次のバスアクセスが周辺機能が終了した次の ICLK サイクルから開始されるため、ICLK 単位の記載となっています。

外部バス制御部では内部メインバス 1 のバスサイクル数と分周クロック同期化サイクル数を合わせると、BCLK で最大 1 サイクルとなるため、表 4.1 では 1BCLK の幅を持たせて記載しています。

注 1. CPU からのレジスタアクセスが、外部メモリへの命令フェッチや、異なるバスマスタ (DMAC, DTC) のバスアクセスと競合せずに実行された場合のサイクル数です。

(4) スリープモード時およびモード遷移時の注意事項

スリープモード中、またはモード遷移中は、システム制御関連のレジスタ (「表 4.1 I/O レジスタアドレス一覧」 のモジュールシンボル欄に SYSTEM と記載のレジスタ) への書き込みは禁止です。

(5) RMPA 命令、ストリング操作命令に関する制約事項

RMPA 命令、ストリング操作命令の操作対象データを I/O レジスタに配置することは禁止しており、その場合の動作は保証していません。

4.1 I/Oレジスタアドレス一覧(アドレス順)

表4.1 I/Oレジスタアドレス一覧(1/49)

アドレス	モジュールシンボル	レジスタ名	レジスタシンボル	ビット数	アクセスサイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 0000h	SYSTEM	モードモニタレジスタ	MDMONR	16	16	3ICLK		動作モード
0008 0006h	SYSTEM	システムコントロールレジスタ0	SYSCR0	16	16	3ICLK		動作モード
0008 0008h	SYSTEM	システムコントロールレジスタ1	SYSCR1	16	16	3ICLK		動作モード
0008 000Ch	SYSTEM	スタンバイコントロールレジスタ	SBYCR	16	16	3ICLK		消費電力低減機能
0008 0010h	SYSTEM	モジュールストップコントロールレジスタA	MSTPCRA	32	32	3ICLK		消費電力低減機能
0008 0014h	SYSTEM	モジュールストップコントロールレジスタB	MSTPCRB	32	32	3ICLK		消費電力低減機能
0008 0018h	SYSTEM	モジュールストップコントロールレジスタC	MSTPCRC	32	32	3ICLK		消費電力低減機能
0008 001Ch	SYSTEM	モジュールストップコントロールレジスタD	MSTPCRD	32	32	3ICLK		消費電力低減機能
0008 0020h	SYSTEM	システムクロックコントロールレジスタ	SCKCR	32	32	3ICLK		クロック発生回路
0008 0024h	SYSTEM	システムクロックコントロールレジスタ2	SCKCR2	16	16	3ICLK		クロック発生回路
0008 0026h	SYSTEM	システムクロックコントロールレジスタ3	SCKCR3	16	16	3ICLK		クロック発生回路
0008 0028h	SYSTEM	PLLコントロールレジスタ	PLLCR	16	16	3ICLK		クロック発生回路
0008 002Ah	SYSTEM	PLLコントロールレジスタ2	PLLCR2	8	8	3ICLK		クロック発生回路
0008 0030h	SYSTEM	外部バスクロックコントロールレジスタ	BCKCR	8	8	3ICLK		クロック発生回路
0008 0032h	SYSTEM	メインクロック発振器コントロールレジスタ	MOSCCR	8	8	3ICLK		クロック発生回路
0008 0033h	SYSTEM	サブクロック発振器コントロールレジスタ	SOSCCR	8	8	3ICLK		クロック発生回路
0008 0034h	SYSTEM	低速オンチップオシレータコントロールレジスタ	LOCOCR	8	8	3ICLK		クロック発生回路
0008 0035h	SYSTEM	IWDT専用オンチップオシレータコントロールレジスタ	ILOCOCR	8	8	3ICLK		クロック発生回路
0008 0036h	SYSTEM	高速オンチップオシレータコントロールレジスタ	HOCOCR	8	8	3ICLK		クロック発生回路
0008 0037h	SYSTEM	高速オンチップオシレータコントロールレジスタ2	HOCOCR2	8	8	3ICLK		クロック発生回路
0008 003Ch	SYSTEM	発振安定フラグレジスタ	OSCOVFSR	8	8	3ICLK		クロック発生回路
0008 0040h	SYSTEM	発振停止検出コントロールレジスタ	OSTDCR	8	8	3ICLK		クロック発生回路
0008 0041h	SYSTEM	発振停止検出ステータスレジスタ	OSTDSR	8	8	3ICLK		クロック発生回路
0008 00A0h	SYSTEM	動作電力コントロールレジスタ	OPCCR	8	8	3ICLK		消費電力低減機能
0008 00A1h	SYSTEM	スリープモード復帰クロックソース切り替えレジスタ	RSTCKCR	8	8	3ICLK		消費電力低減機能
0008 00A2h	SYSTEM	メインクロック発振器ウェイトコントロールレジスタ	MOSCWTCR	8	8	3ICLK		クロック発生回路
0008 00A3h	SYSTEM	サブクロック発振器ウェイトコントロールレジスタ	SOSCWTCR	8	8	3ICLK		クロック発生回路
0008 00C0h	SYSTEM	リセットステータスレジスタ2	RSTSR2	8	8	3ICLK		リセット
0008 00C2h	SYSTEM	ソフトウェアリセットレジスタ	SWRR	16	16	3ICLK		リセット
0008 00E0h	SYSTEM	電圧監視1回路制御レジスタ1	LVD1CR1	8	8	3ICLK		LVDA
0008 00E1h	SYSTEM	電圧監視1回路ステータスレジスタ	LVD1SR	8	8	3ICLK		LVDA
0008 00E2h	SYSTEM	電圧監視2回路制御レジスタ1	LVD2CR1	8	8	3ICLK		LVDA
0008 00E3h	SYSTEM	電圧監視2回路ステータスレジスタ	LVD2SR	8	8	3ICLK		LVDA
0008 03FEh	SYSTEM	プロテクトレジスタ	PRCR	16	16	3ICLK		レジスタライトプロテクション機能
0008 1000h	FLASH	ROMキャッシュ許可レジスタ	ROMCE	16	16	2ICLK		Flash
0008 1004h	FLASH	ROMキャッシュ無効化レジスタ	ROMCIV	16	16	2ICLK		Flash

表4.1 I/O レジスタアドレス一覧 (2 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLK の場合	ICLK < PCLK の場合	
0008 101Ch	SYSTEM	ROMウェイトサイクル設定レジスタ	ROMWT	8	8	2ICLK		クロック発生回路
0008 1200h	RAM	RAM動作モード制御レジスタ	RAMMODE	8	8	2ICLK		RAM
0008 1201h	RAM	RAMエラーステータスレジスタ	RAMSTS	8	8	2ICLK		RAM
0008 1204h	RAM	RAMプロテクトレジスタ	RAMPRCR	8	8	2ICLK		RAM
0008 1208h	RAM	RAMエラーアドレスキャプチャレジスタ	RAMECAD	32	32	2ICLK		RAM
0008 1240h	RAM	拡張RAM動作モード制御レジスタ	EXRAMMODE	8	8	2ICLK		RAM
0008 1241h	RAM	拡張RAMエラーステータスレジスタ	EXRAMSTS	8	8	2ICLK		RAM
0008 1244h	RAM	拡張RAMプロテクトレジスタ	EXRAMPRCR	8	8	2ICLK		RAM
0008 1248h	RAM	拡張RAMエラーアドレスキャプチャレジスタ	EXRAMECAD	32	32	2ICLK		RAM
0008 1300h	BSC	バスエラーステータスクリアレジスタ	BERCLR	8	8	2ICLK		バス
0008 1304h	BSC	バスエラー監視許可レジスタ	BEREN	8	8	2ICLK		バス
0008 1308h	BSC	バスエラーステータスレジスタ1	BERSR1	8	8	2ICLK		バス
0008 130Ah	BSC	バスエラーステータスレジスタ2	BERSR2	16	16	2ICLK		バス
0008 1310h	BSC	バスプライオリティ制御レジスタ	BUSPRI	16	16	2ICLK		バス
0008 2000h	DMAC0	DMA転送元アドレスレジスタ	DMSAR	32	32	2ICLK		DMACa
0008 2004h	DMAC0	DMA転送先アドレスレジスタ	DMDAR	32	32	2ICLK		DMACa
0008 2008h	DMAC0	DMA転送カウンタレジスタ	DMCRA	32	32	2ICLK		DMACa
0008 200Ch	DMAC0	DMAブロック転送カウンタレジスタ	DMCRB	16	16	2ICLK		DMACa
0008 2010h	DMAC0	DMA転送モードレジスタ	DMTMD	16	16	2ICLK		DMACa
0008 2013h	DMAC0	DMA割り込み設定レジスタ	DMINT	8	8	2ICLK		DMACa
0008 2014h	DMAC0	DMAアドレスモードレジスタ	DMAMD	16	16	2ICLK		DMACa
0008 2018h	DMAC0	DMAオフセットレジスタ	DMOFR	32	32	2ICLK		DMACa
0008 201Ch	DMAC0	DMA転送許可レジスタ	DMCNT	8	8	2ICLK		DMACa
0008 201Dh	DMAC0	DMAソフトウェア起動レジスタ	DMREQ	8	8	2ICLK		DMACa
0008 201Eh	DMAC0	DMAステータスレジスタ	DMSTS	8	8	2ICLK		DMACa
0008 201Fh	DMAC0	DMAC起動要因フラグ制御レジスタ	DMCSL	8	8	2ICLK		DMACa
0008 2040h	DMAC1	DMA転送元アドレスレジスタ	DMSAR	32	32	2ICLK		DMACa
0008 2044h	DMAC1	DMA転送先アドレスレジスタ	DMDAR	32	32	2ICLK		DMACa
0008 2048h	DMAC1	DMA転送カウンタレジスタ	DMCRA	32	32	2ICLK		DMACa
0008 204Ch	DMAC1	DMAブロック転送カウンタレジスタ	DMCRB	16	16	2ICLK		DMACa
0008 2050h	DMAC1	DMA転送モードレジスタ	DMTMD	16	16	2ICLK		DMACa
0008 2053h	DMAC1	DMA割り込み設定レジスタ	DMINT	8	8	2ICLK		DMACa
0008 2054h	DMAC1	DMAアドレスモードレジスタ	DMAMD	16	16	2ICLK		DMACa
0008 205Ch	DMAC1	DMA転送許可レジスタ	DMCNT	8	8	2ICLK		DMACa
0008 205Dh	DMAC1	DMAソフトウェア起動レジスタ	DMREQ	8	8	2ICLK		DMACa
0008 205Eh	DMAC1	DMAステータスレジスタ	DMSTS	8	8	2ICLK		DMACa
0008 205Fh	DMAC1	DMAC起動要因フラグ制御レジスタ	DMCSL	8	8	2ICLK		DMACa
0008 2080h	DMAC2	DMA転送元アドレスレジスタ	DMSAR	32	32	2ICLK		DMACa
0008 2084h	DMAC2	DMA転送先アドレスレジスタ	DMDAR	32	32	2ICLK		DMACa
0008 2088h	DMAC2	DMA転送カウンタレジスタ	DMCRA	32	32	2ICLK		DMACa
0008 208Ch	DMAC2	DMAブロック転送カウンタレジスタ	DMCRB	16	16	2ICLK		DMACa
0008 2090h	DMAC2	DMA転送モードレジスタ	DMTMD	16	16	2ICLK		DMACa
0008 2093h	DMAC2	DMA割り込み設定レジスタ	DMINT	8	8	2ICLK		DMACa
0008 2094h	DMAC2	DMAアドレスモードレジスタ	DMAMD	16	16	2ICLK		DMACa
0008 209Ch	DMAC2	DMA転送許可レジスタ	DMCNT	8	8	2ICLK		DMACa
0008 209Dh	DMAC2	DMAソフトウェア起動レジスタ	DMREQ	8	8	2ICLK		DMACa
0008 209Eh	DMAC2	DMAステータスレジスタ	DMSTS	8	8	2ICLK		DMACa
0008 209Fh	DMAC2	DMAC起動要因フラグ制御レジスタ	DMCSL	8	8	2ICLK		DMACa
0008 20C0h	DMAC3	DMA転送元アドレスレジスタ	DMSAR	32	32	2ICLK		DMACa
0008 20C4h	DMAC3	DMA転送先アドレスレジスタ	DMDAR	32	32	2ICLK		DMACa
0008 20C8h	DMAC3	DMA転送カウンタレジスタ	DMCRA	32	32	2ICLK		DMACa

表4.1 I/O レジスタアドレス一覧 (3 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLK の場合	ICLK < PCLK の場合	
0008 20CCh	DMAC3	DMA ブロック転送カウンタレジスタ	DMCRB	16	16	2ICLK		DMACAa
0008 20D0h	DMAC3	DMA 転送モードレジスタ	DMTMD	16	16	2ICLK		DMACAa
0008 20D3h	DMAC3	DMA 割り込み設定レジスタ	DMINT	8	8	2ICLK		DMACAa
0008 20D4h	DMAC3	DMA アドレスモードレジスタ	DMAMD	16	16	2ICLK		DMACAa
0008 20DCh	DMAC3	DMA 転送許可レジスタ	DMCNT	8	8	2ICLK		DMACAa
0008 20DDh	DMAC3	DMA ソフトウェア起動レジスタ	DMREQ	8	8	2ICLK		DMACAa
0008 20DEh	DMAC3	DMA ステータスレジスタ	DMSTS	8	8	2ICLK		DMACAa
0008 20DFh	DMAC3	DMAC 起動要因フラグ制御レジスタ	DMCSL	8	8	2ICLK		DMACAa
0008 2100h	DMAC4	DMA 転送元アドレスレジスタ	DMSAR	32	32	2ICLK		DMACAa
0008 2104h	DMAC4	DMA 転送先アドレスレジスタ	DMDAR	32	32	2ICLK		DMACAa
0008 2108h	DMAC4	DMA 転送カウンタレジスタ	DMCRA	32	32	2ICLK		DMACAa
0008 210Ch	DMAC4	DMA ブロック転送カウンタレジスタ	DMCRB	16	16	2ICLK		DMACAa
0008 2110h	DMAC4	DMA 転送モードレジスタ	DMTMD	16	16	2ICLK		DMACAa
0008 2113h	DMAC4	DMA 割り込み設定レジスタ	DMINT	8	8	2ICLK		DMACAa
0008 2114h	DMAC4	DMA アドレスモードレジスタ	DMAMD	16	16	2ICLK		DMACAa
0008 211Ch	DMAC4	DMA 転送許可レジスタ	DMCNT	8	8	2ICLK		DMACAa
0008 211Dh	DMAC4	DMA ソフトウェア起動レジスタ	DMREQ	8	8	2ICLK		DMACAa
0008 211Eh	DMAC4	DMA ステータスレジスタ	DMSTS	8	8	2ICLK		DMACAa
0008 211Fh	DMAC4	DMAC 起動要因フラグ制御レジスタ	DMCSL	8	8	2ICLK		DMACAa
0008 2140h	DMAC5	DMA 転送元アドレスレジスタ	DMSAR	32	32	2ICLK		DMACAa
0008 2144h	DMAC5	DMA 転送先アドレスレジスタ	DMDAR	32	32	2ICLK		DMACAa
0008 2148h	DMAC5	DMA 転送カウンタレジスタ	DMCRA	32	32	2ICLK		DMACAa
0008 214Ch	DMAC5	DMA ブロック転送カウンタレジスタ	DMCRB	16	16	2ICLK		DMACAa
0008 2150h	DMAC5	DMA 転送モードレジスタ	DMTMD	16	16	2ICLK		DMACAa
0008 2153h	DMAC5	DMA 割り込み設定レジスタ	DMINT	8	8	2ICLK		DMACAa
0008 2154h	DMAC5	DMA アドレスモードレジスタ	DMAMD	16	16	2ICLK		DMACAa
0008 215Ch	DMAC5	DMA 転送許可レジスタ	DMCNT	8	8	2ICLK		DMACAa
0008 215Dh	DMAC5	DMA ソフトウェア起動レジスタ	DMREQ	8	8	2ICLK		DMACAa
0008 215Eh	DMAC5	DMA ステータスレジスタ	DMSTS	8	8	2ICLK		DMACAa
0008 215Fh	DMAC5	DMAC 起動要因フラグ制御レジスタ	DMCSL	8	8	2ICLK		DMACAa
0008 2180h	DMAC6	DMA 転送元アドレスレジスタ	DMSAR	32	32	2ICLK		DMACAa
0008 2184h	DMAC6	DMA 転送先アドレスレジスタ	DMDAR	32	32	2ICLK		DMACAa
0008 2188h	DMAC6	DMA 転送カウンタレジスタ	DMCRA	32	32	2ICLK		DMACAa
0008 218Ch	DMAC6	DMA ブロック転送カウンタレジスタ	DMCRB	16	16	2ICLK		DMACAa
0008 2190h	DMAC6	DMA 転送モードレジスタ	DMTMD	16	16	2ICLK		DMACAa
0008 2193h	DMAC6	DMA 割り込み設定レジスタ	DMINT	8	8	2ICLK		DMACAa
0008 2194h	DMAC6	DMA アドレスモードレジスタ	DMAMD	16	16	2ICLK		DMACAa
0008 219Ch	DMAC6	DMA 転送許可レジスタ	DMCNT	8	8	2ICLK		DMACAa
0008 219Dh	DMAC6	DMA ソフトウェア起動レジスタ	DMREQ	8	8	2ICLK		DMACAa
0008 219Eh	DMAC6	DMA ステータスレジスタ	DMSTS	8	8	2ICLK		DMACAa
0008 219Fh	DMAC6	DMAC 起動要因フラグ制御レジスタ	DMCSL	8	8	2ICLK		DMACAa
0008 21C0h	DMAC7	DMA 転送元アドレスレジスタ	DMSAR	32	32	2ICLK		DMACAa
0008 21C4h	DMAC7	DMA 転送先アドレスレジスタ	DMDAR	32	32	2ICLK		DMACAa
0008 21C8h	DMAC7	DMA 転送カウンタレジスタ	DMCRA	32	32	2ICLK		DMACAa
0008 21CCh	DMAC7	DMA ブロック転送カウンタレジスタ	DMCRB	16	16	2ICLK		DMACAa
0008 21D0h	DMAC7	DMA 転送モードレジスタ	DMTMD	16	16	2ICLK		DMACAa
0008 21D3h	DMAC7	DMA 割り込み設定レジスタ	DMINT	8	8	2ICLK		DMACAa
0008 21D4h	DMAC7	DMA アドレスモードレジスタ	DMAMD	16	16	2ICLK		DMACAa
0008 21DCh	DMAC7	DMA 転送許可レジスタ	DMCNT	8	8	2ICLK		DMACAa
0008 21DDh	DMAC7	DMA ソフトウェア起動レジスタ	DMREQ	8	8	2ICLK		DMACAa
0008 21DEh	DMAC7	DMA ステータスレジスタ	DMSTS	8	8	2ICLK		DMACAa
0008 21DFh	DMAC7	DMAC 起動要因フラグ制御レジスタ	DMCSL	8	8	2ICLK		DMACAa

表4.1 I/O レジスタアドレス一覧 (4 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 2200h	DMAC	DMACモジュール起動レジスタ	DMAST	8	8	2ICLK		DMACaA
0008 2204h	DMAC	DMAC74割り込みステータスマニタレジスタ	DMIST	8	8	2ICLK		DMACaA
0008 2400h	DTC	DTCコントロールレジスタ	DTCCR	8	8	2ICLK		DTCb
0008 2404h	DTC	DTCベクタベースレジスタ	DTCVBR	32	32	2ICLK		DTCb
0008 2408h	DTC	DTCアドレスモードレジスタ	DTCADMOD	8	8	2ICLK		DTCb
0008 240Ch	DTC	DTCモジュール起動レジスタ	DTCST	8	8	2ICLK		DTCb
0008 240Eh	DTC	DTCステータスレジスタ	DTCSTS	16	16	2ICLK		DTCb
0008 2410h	DTC	DTCインデックステーブルベースレジスタ	DTCIBR	32	32	2ICLK		DTCb
0008 2414h	DTC	DTCオペレーションレジスタ	DTCOR	8	8	2ICLK		DTCb
0008 2416h	DTC	DTCシーケンス転送許可レジスタ	DTCSQE	16	16	2ICLK		DTCb
0008 2418h	DTC	DTCアドレスディスプレイースメントレジスタ	DTCDISP	32	32	2ICLK		DTCb
0008 2800h	EXDMAC0	EXDMA転送元アドレスレジスタ	EDMSAR	32	32	1~2BCLK		EXDMACa
0008 2804h	EXDMAC0	EXDMA転送先アドレスレジスタ	EDMDAR	32	32	1~2BCLK		EXDMACa
0008 2808h	EXDMAC0	EXDMA転送カウンタレジスタ	EDMCRA	32	32	1~2BCLK		EXDMACa
0008 280Ch	EXDMAC0	EXDMAブロック転送カウンタレジスタ	EDMCRB	16	16	1~2BCLK		EXDMACa
0008 2810h	EXDMAC0	EXDMA転送モードレジスタ	EDMTMD	16	16	1~2BCLK		EXDMACa
0008 2812h	EXDMAC0	EXDMA出力設定レジスタ	EDMOMD	8	8	1~2BCLK		EXDMACa
0008 2813h	EXDMAC0	EXDMA割り込み設定レジスタ	EDMINT	8	8	1~2BCLK		EXDMACa
0008 2814h	EXDMAC0	EXDMAアドレスモードレジスタ	EDMAMD	32	32	1~2BCLK		EXDMACa
0008 2818h	EXDMAC0	EXDMAオフセットレジスタ	EDMOFR	32	32	1~2BCLK		EXDMACa
0008 281Ch	EXDMAC0	EXDMA転送許可レジスタ	EDMCNT	8	8	1~2BCLK		EXDMACa
0008 281Dh	EXDMAC0	EXDMAソフトウェア起動レジスタ	EDMREQ	8	8	1~2BCLK		EXDMACa
0008 281Eh	EXDMAC0	EXDMAステータスレジスタ	EDMSTS	8	8	1~2BCLK		EXDMACa
0008 2820h	EXDMAC0	EXDMA外部要求センスモードレジスタ	EDMRMD	8	8	1~2BCLK		EXDMACa
0008 2821h	EXDMAC0	EXDMA外部要求フラグレジスタ	EDMERF	8	8	1~2BCLK		EXDMACa
0008 2822h	EXDMAC0	EXDMA周辺要求フラグレジスタ	EDMPRF	8	8	1~2BCLK		EXDMACa
0008 2840h	EXDMAC1	EXDMA転送元アドレスレジスタ	EDMSAR	32	32	1~2BCLK		EXDMACa
0008 2844h	EXDMAC1	EXDMA転送先アドレスレジスタ	EDMDAR	32	32	1~2BCLK		EXDMACa
0008 2848h	EXDMAC1	EXDMA転送カウンタレジスタ	EDMCRA	32	32	1~2BCLK		EXDMACa
0008 284Ch	EXDMAC1	EXDMAブロック転送カウンタレジスタ	EDMCRB	16	16	1~2BCLK		EXDMACa
0008 2850h	EXDMAC1	EXDMA転送モードレジスタ	EDMTMD	16	16	1~2BCLK		EXDMACa
0008 2852h	EXDMAC1	EXDMA出力設定レジスタ	EDMOMD	8	8	1~2BCLK		EXDMACa
0008 2853h	EXDMAC1	EXDMA割り込み設定レジスタ	EDMINT	8	8	1~2BCLK		EXDMACa
0008 2854h	EXDMAC1	EXDMAアドレスモードレジスタ	EDMAMD	32	32	1~2BCLK		EXDMACa
0008 285Ch	EXDMAC1	EXDMA転送許可レジスタ	EDMCNT	8	8	1~2BCLK		EXDMACa
0008 285Dh	EXDMAC1	EXDMAソフトウェア起動レジスタ	EDMREQ	8	8	1~2BCLK		EXDMACa
0008 285Eh	EXDMAC1	EXDMAステータスレジスタ	EDMSTS	8	8	1~2BCLK		EXDMACa
0008 2860h	EXDMAC1	EXDMA外部要求センスモードレジスタ	EDMRMD	8	8	1~2BCLK		EXDMACa
0008 2861h	EXDMAC1	EXDMA外部要求フラグレジスタ	EDMERF	8	8	1~2BCLK		EXDMACa
0008 2862h	EXDMAC1	EXDMA周辺要求フラグレジスタ	EDMPRF	8	8	1~2BCLK		EXDMACa
0008 2A00h	EXDMAC	EXDMACモジュール起動レジスタ	EDMAST	8	8	1~2BCLK		EXDMACa
0008 2BE0h	EXDMAC	クラスタバッファレジスタ0	CLSBR0	32	32	1~2BCLK		EXDMACa
0008 2BE4h	EXDMAC	クラスタバッファレジスタ1	CLSBR1	32	32	1~2BCLK		EXDMACa
0008 2BE8h	EXDMAC	クラスタバッファレジスタ2	CLSBR2	32	32	1~2BCLK		EXDMACa
0008 2BEC	EXDMAC	クラスタバッファレジスタ3	CLSBR3	32	32	1~2BCLK		EXDMACa
0008 2BF0h	EXDMAC	クラスタバッファレジスタ4	CLSBR4	32	32	1~2BCLK		EXDMACa
0008 2BF4h	EXDMAC	クラスタバッファレジスタ5	CLSBR5	32	32	1~2BCLK		EXDMACa
0008 2BF8h	EXDMAC	クラスタバッファレジスタ6	CLSBR6	32	32	1~2BCLK		EXDMACa
0008 2BFCh	EXDMAC	クラスタバッファレジスタ7	CLSBR7	32	32	1~2BCLK		EXDMACa
0008 3002h	BSC	CS0モードレジスタ	CS0MOD	16	16	1~2BCLK		バス
0008 3004h	BSC	CS0ウェイト制御レジスタ1	CS0WCR1	32	32	1~2BCLK		バス
0008 3008h	BSC	CS0ウェイト制御レジスタ2	CS0WCR2	32	32	1~2BCLK		バス

表4.1 I/O レジスタアドレス一覧 (5 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLK の場合	ICLK < PCLK の場合	
0008 3012h	BSC	CS1モードレジスタ	CS1MOD	16	16	1~2BCLK		バス
0008 3014h	BSC	CS1ウェイト制御レジスタ1	CS1WCR1	32	32	1~2BCLK		バス
0008 3018h	BSC	CS1ウェイト制御レジスタ2	CS1WCR2	32	32	1~2BCLK		バス
0008 3022h	BSC	CS2モードレジスタ	CS2MOD	16	16	1~2BCLK		バス
0008 3024h	BSC	CS2ウェイト制御レジスタ1	CS2WCR1	32	32	1~2BCLK		バス
0008 3028h	BSC	CS2ウェイト制御レジスタ2	CS2WCR2	32	32	1~2BCLK		バス
0008 3032h	BSC	CS3モードレジスタ	CS3MOD	16	16	1~2BCLK		バス
0008 3034h	BSC	CS3ウェイト制御レジスタ1	CS3WCR1	32	32	1~2BCLK		バス
0008 3038h	BSC	CS3ウェイト制御レジスタ2	CS3WCR2	32	32	1~2BCLK		バス
0008 3042h	BSC	CS4モードレジスタ	CS4MOD	16	16	1~2BCLK		バス
0008 3044h	BSC	CS4ウェイト制御レジスタ1	CS4WCR1	32	32	1~2BCLK		バス
0008 3048h	BSC	CS4ウェイト制御レジスタ2	CS4WCR2	32	32	1~2BCLK		バス
0008 3052h	BSC	CS5モードレジスタ	CS5MOD	16	16	1~2BCLK		バス
0008 3054h	BSC	CS5ウェイト制御レジスタ1	CS5WCR1	32	32	1~2BCLK		バス
0008 3058h	BSC	CS5ウェイト制御レジスタ2	CS5WCR2	32	32	1~2BCLK		バス
0008 3062h	BSC	CS6モードレジスタ	CS6MOD	16	16	1~2BCLK		バス
0008 3064h	BSC	CS6ウェイト制御レジスタ1	CS6WCR1	32	32	1~2BCLK		バス
0008 3068h	BSC	CS6ウェイト制御レジスタ2	CS6WCR2	32	32	1~2BCLK		バス
0008 3072h	BSC	CS7モードレジスタ	CS7MOD	16	16	1~2BCLK		バス
0008 3074h	BSC	CS7ウェイト制御レジスタ1	CS7WCR1	32	32	1~2BCLK		バス
0008 3078h	BSC	CS7ウェイト制御レジスタ2	CS7WCR2	32	32	1~2BCLK		バス
0008 3802h	BSC	CS0制御レジスタ	CS0CR	16	16	1~2BCLK		バス
0008 380Ah	BSC	CS0リカバリサイクル設定レジスタ	CS0REC	16	16	1~2BCLK		バス
0008 3812h	BSC	CS1制御レジスタ	CS1CR	16	16	1~2BCLK		バス
0008 381Ah	BSC	CS1リカバリサイクル設定レジスタ	CS1REC	16	16	1~2BCLK		バス
0008 3822h	BSC	CS2制御レジスタ	CS2CR	16	16	1~2BCLK		バス
0008 382Ah	BSC	CS2リカバリサイクル設定レジスタ	CS2REC	16	16	1~2BCLK		バス
0008 3832h	BSC	CS3制御レジスタ	CS3CR	16	16	1~2BCLK		バス
0008 383Ah	BSC	CS3リカバリサイクル設定レジスタ	CS3REC	16	16	1~2BCLK		バス
0008 3842h	BSC	CS4制御レジスタ	CS4CR	16	16	1~2BCLK		バス
0008 384Ah	BSC	CS4リカバリサイクル設定レジスタ	CS4REC	16	16	1~2BCLK		バス
0008 3852h	BSC	CS5制御レジスタ	CS5CR	16	16	1~2BCLK		バス
0008 385Ah	BSC	CS5リカバリサイクル設定レジスタ	CS5REC	16	16	1~2BCLK		バス
0008 3862h	BSC	CS6制御レジスタ	CS6CR	16	16	1~2BCLK		バス
0008 386Ah	BSC	CS6リカバリサイクル設定レジスタ	CS6REC	16	16	1~2BCLK		バス
0008 3872h	BSC	CS7制御レジスタ	CS7CR	16	16	1~2BCLK		バス
0008 387Ah	BSC	CS7リカバリサイクル設定レジスタ	CS7REC	16	16	1~2BCLK		バス
0008 3880h	BSC	CSリカバリサイクル挿入許可レジスタ	CSRECEN	16	16	1~2BCLK		バス
0008 3C00h	BSC	SDC制御レジスタ	SDCCR	8	8	1~2BCLK		バス
0008 3C01h	BSC	SDCモードレジスタ	SDCMOD	8	8	1~2BCLK		バス
0008 3C02h	BSC	SDRAMアクセスモードレジスタ	SDAMOD	8	8	1~2BCLK		バス
0008 3C10h	BSC	SDRAMセルフリフレッシュ制御レジスタ	SDSELF	8	8	1~2BCLK		バス
0008 3C14h	BSC	SDRAMリフレッシュ制御レジスタ	SDRFCR	16	16	1~2BCLK		バス
0008 3C16h	BSC	SDRAMオートリフレッシュ制御レジスタ	SDRFEN	8	8	1~2BCLK		バス
0008 3C20h	BSC	SDRAM初期化シーケンス制御レジスタ	SDICR	8	8	1~2BCLK		バス
0008 3C24h	BSC	SDRAM初期化レジスタ	SDIR	16	16	1~2BCLK		バス
0008 3C40h	BSC	SDRAMアドレスレジスタ	SDADR	8	8	1~2BCLK		バス
0008 3C44h	BSC	SDRAMタイミングレジスタ	SDTR	32	32	1~2BCLK		バス
0008 3C48h	BSC	SDRAMモードレジスタ	SDMOD	16	16	1~2BCLK		バス
0008 3C50h	BSC	SDRAMステータスレジスタ	SDSR	8	8	1~2BCLK		バス
0008 6400h	MPU	領域0開始ページ番号レジスタ	RSPAGE0	32	32	1CLK		MPU
0008 6404h	MPU	領域0終了ページ番号レジスタ	REPAGE0	32	32	1CLK		MPU

表4.1 I/O レジスタアドレス一覧 (6 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK $\geq$ PCLK の場合	ICLK < PCLK の場合	
0008 6408h	MPU	領域1開始ページ番号レジスタ	RSPAGE1	32	32	1ICLK		MPU
0008 640Ch	MPU	領域1終了ページ番号レジスタ	REPAGE1	32	32	1ICLK		MPU
0008 6410h	MPU	領域2開始ページ番号レジスタ	RSPAGE2	32	32	1ICLK		MPU
0008 6414h	MPU	領域2終了ページ番号レジスタ	REPAGE2	32	32	1ICLK		MPU
0008 6418h	MPU	領域3開始ページ番号レジスタ	RSPAGE3	32	32	1ICLK		MPU
0008 641Ch	MPU	領域3終了ページ番号レジスタ	REPAGE3	32	32	1ICLK		MPU
0008 6420h	MPU	領域4開始ページ番号レジスタ	RSPAGE4	32	32	1ICLK		MPU
0008 6424h	MPU	領域4終了ページ番号レジスタ	REPAGE4	32	32	1ICLK		MPU
0008 6428h	MPU	領域5開始ページ番号レジスタ	RSPAGE5	32	32	1ICLK		MPU
0008 642Ch	MPU	領域5終了ページ番号レジスタ	REPAGE5	32	32	1ICLK		MPU
0008 6430h	MPU	領域6開始ページ番号レジスタ	RSPAGE6	32	32	1ICLK		MPU
0008 6434h	MPU	領域6終了ページ番号レジスタ	REPAGE6	32	32	1ICLK		MPU
0008 6438h	MPU	領域7開始ページ番号レジスタ	RSPAGE7	32	32	1ICLK		MPU
0008 643Ch	MPU	領域7終了ページ番号レジスタ	REPAGE7	32	32	1ICLK		MPU
0008 6500h	MPU	メモリプロテクション機能有効化レジスタ	MPEN	32	32	1ICLK		MPU
0008 6504h	MPU	バックグラウンドアクセス制御レジスタ	MPBAC	32	32	1ICLK		MPU
0008 6508h	MPU	メモリプロテクションエラーステータスクリアレジスタ	MPECLR	32	32	1ICLK		MPU
0008 650Ch	MPU	メモリプロテクションエラーステータスレジスタ	MPESTS	32	32	1ICLK		MPU
0008 6514h	MPU	データメモリプロテクションエラーアドレスレジスタ	MPDEA	32	32	1ICLK		MPU
0008 6520h	MPU	領域サーチアドレスレジスタ	MPSA	32	32	1ICLK		MPU
0008 6524h	MPU	領域サーチオーバーレーションレジスタ	MPOPS	16	16	1ICLK		MPU
0008 6526h	MPU	領域インバリデートオーバーレーションレジスタ	MPOPI	16	16	1ICLK		MPU
0008 6528h	MPU	命令ヒット領域レジスタ	MHITI	32	32	1ICLK		MPU
0008 652Ch	MPU	データヒット領域レジスタ	MHITD	32	32	1ICLK		MPU
0008 7010h ~ 0008 70FFh	ICU	割り込み要求レジスタ 016 ~ 255	IR016 ~ 255	8	8	2ICLK		ICUB
0008 711Ah ~ 0008 71FFh	ICU	DTC 転送要求許可レジスタ 026 ~ 255	DTCER026 ~ 255	8	8	2ICLK		ICUB
0008 7202h ~ 0008 721Fh	ICU	割り込み要求許可レジスタ 02 ~ 1F	IER02 ~ 1F	8	8	2ICLK		ICUB
0008 72E0h	ICU	ソフトウェア割り込み起動レジスタ	SWINTR	8	8	2ICLK		ICUB
0008 72E1h	ICU	ソフトウェア割り込み2起動レジスタ	SWINT2R	8	8	2ICLK		ICUB
0008 72F0h	ICU	高速割り込み設定レジスタ	FIR	16	16	2ICLK		ICUB
0008 7300h ~ 0008 73FFh	ICU	割り込み要因プライオリティレジスタ 000 ~ 255	IPR000 ~ 255	8	8	2ICLK		ICUB
0008 7400h	ICU	DMAC 起動要因選択レジスタ 0	DMRSR0	8	8	2ICLK		ICUB
0008 7404h	ICU	DMAC 起動要因選択レジスタ 1	DMRSR1	8	8	2ICLK		ICUB
0008 7408h	ICU	DMAC 起動要因選択レジスタ 2	DMRSR2	8	8	2ICLK		ICUB
0008 740Ch	ICU	DMAC 起動要因選択レジスタ 3	DMRSR3	8	8	2ICLK		ICUB
0008 7410h	ICU	DMAC 起動要因選択レジスタ 4	DMRSR4	8	8	2ICLK		ICUB
0008 7414h	ICU	DMAC 起動要因選択レジスタ 5	DMRSR5	8	8	2ICLK		ICUB
0008 7418h	ICU	DMAC 起動要因選択レジスタ 6	DMRSR6	8	8	2ICLK		ICUB
0008 741Ch	ICU	DMAC 起動要因選択レジスタ 7	DMRSR7	8	8	2ICLK		ICUB
0008 7500h ~ 0008 750Fh	ICU	IRQ コントロールレジスタ 0 ~ 15	IRQCR0 ~ 15	8	8	2ICLK		ICUB
0008 7520h	ICU	IRQ 端子デジタルフィルタ許可レジスタ 0	IRQFLTE0	8	8	2ICLK		ICUB
0008 7521h	ICU	IRQ 端子デジタルフィルタ許可レジスタ 1	IRQFLTE1	8	8	2ICLK		ICUB
0008 7528h	ICU	IRQ 端子デジタルフィルタ設定レジスタ 0	IRQFLTC0	16	16	2ICLK		ICUB
0008 752Ah	ICU	IRQ 端子デジタルフィルタ設定レジスタ 1	IRQFLTC1	16	16	2ICLK		ICUB
0008 7580h	ICU	ノンマスカブル割り込みステータスレジスタ	NMISR	8	8	2ICLK		ICUB
0008 7581h	ICU	ノンマスカブル割り込み許可レジスタ	NMIER	8	8	2ICLK		ICUB
0008 7582h	ICU	ノンマスカブル割り込みステータスクリアレジスタ	NMICLR	8	8	2ICLK		ICUB

表4.1 I/O レジスタアドレス一覧 (7 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 7583h	ICU	NMI 端子割り込みコントロールレジスタ	NMICR	8	8	2ICLK		ICUB
0008 7590h	ICU	NMI 端子デジタルフィルタ許可レジスタ	NMIFLTE	8	8	2ICLK		ICUB
0008 7594h	ICU	NMI 端子デジタルフィルタ設定レジスタ	NMIFLTC	8	8	2ICLK		ICUB
0008 7600h	ICU	グループBE0 割り込み要求レジスタ	GRPBE0	32	32	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7630h	ICU	グループBL0 割り込み要求レジスタ	GRPBL0	32	32	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7634h	ICU	グループBL1 割り込み要求レジスタ	GRPBL1	32	32	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7638h	ICU	グループBL2 割り込み要求レジスタ	GRPBL2	32	32	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7640h	ICU	グループBE0 割り込み要求許可レジスタ	GENBE0	32	32	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7670h	ICU	グループBL0 割り込み要求許可レジスタ	GENBL0	32	32	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7674h	ICU	グループBL1 割り込み要求許可レジスタ	GENBL1	32	32	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7678h	ICU	グループBL2 割り込み要求許可レジスタ	GENBL2	32	32	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7680h	ICU	グループBE0 割り込みクリアレジスタ	GCRBE0	32	32	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7700h	ICU	選択型割り込みB 要求レジスタ0	PIBR0	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7701h	ICU	選択型割り込みB 要求レジスタ1	PIBR1	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7702h	ICU	選択型割り込みB 要求レジスタ2	PIBR2	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7703h	ICU	選択型割り込みB 要求レジスタ3	PIBR3	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7704h	ICU	選択型割り込みB 要求レジスタ4	PIBR4	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7705h	ICU	選択型割り込みB 要求レジスタ5	PIBR5	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7706h	ICU	選択型割り込みB 要求レジスタ6	PIBR6	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7707h	ICU	選択型割り込みB 要求レジスタ7	PIBR7	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7708h	ICU	選択型割り込みB 要求レジスタ8	PIBR8	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7709h	ICU	選択型割り込みB 要求レジスタ9	PIBR9	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 770Ah	ICU	選択型割り込みB 要求レジスタA	PIBRA	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 770Bh	ICU	選択型割り込みB 要求レジスタB	PIBRB	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7780h	ICU	選択型割り込みB 要因選択レジスタX128	SLIBXR128	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7781h	ICU	選択型割り込みB 要因選択レジスタX129	SLIBXR129	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7782h	ICU	選択型割り込みB 要因選択レジスタX130	SLIBXR130	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7783h	ICU	選択型割り込みB 要因選択レジスタX131	SLIBXR131	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7784h	ICU	選択型割り込みB 要因選択レジスタX132	SLIBXR132	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7785h	ICU	選択型割り込みB 要因選択レジスタX133	SLIBXR133	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7786h	ICU	選択型割り込みB 要因選択レジスタX134	SLIBXR134	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7787h	ICU	選択型割り込みB 要因選択レジスタX135	SLIBXR135	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7788h	ICU	選択型割り込みB 要因選択レジスタX136	SLIBXR136	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7789h	ICU	選択型割り込みB 要因選択レジスタX137	SLIBXR137	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 778Ah	ICU	選択型割り込みB 要因選択レジスタX138	SLIBXR138	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 778Bh	ICU	選択型割り込みB 要因選択レジスタX139	SLIBXR139	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 778Ch	ICU	選択型割り込みB 要因選択レジスタX140	SLIBXR140	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 778Dh	ICU	選択型割り込みB 要因選択レジスタX141	SLIBXR141	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 778Eh	ICU	選択型割り込みB 要因選択レジスタX142	SLIBXR142	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 778Fh	ICU	選択型割り込みB 要因選択レジスタX143	SLIBXR143	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7790h	ICU	選択型割り込みB 要因選択レジスタ144	SLIBR144	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7791h	ICU	選択型割り込みB 要因選択レジスタ145	SLIBR145	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7792h	ICU	選択型割り込みB 要因選択レジスタ146	SLIBR146	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7793h	ICU	選択型割り込みB 要因選択レジスタ147	SLIBR147	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7794h	ICU	選択型割り込みB 要因選択レジスタ148	SLIBR148	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7795h	ICU	選択型割り込みB 要因選択レジスタ149	SLIBR149	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7796h	ICU	選択型割り込みB 要因選択レジスタ150	SLIBR150	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7797h	ICU	選択型割り込みB 要因選択レジスタ151	SLIBR151	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7798h	ICU	選択型割り込みB 要因選択レジスタ152	SLIBR152	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 7799h	ICU	選択型割り込みB 要因選択レジスタ153	SLIBR153	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 779Ah	ICU	選択型割り込みB 要因選択レジスタ154	SLIBR154	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 779Bh	ICU	選択型割り込みB 要因選択レジスタ155	SLIBR155	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB

表4.1 I/O レジスタアドレス一覧 (8 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 779Ch	ICU	選択型割り込みB 要因選択レジスタ 156	SLIBR156	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 779Dh	ICU	選択型割り込みB 要因選択レジスタ 157	SLIBR157	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 779Eh	ICU	選択型割り込みB 要因選択レジスタ 158	SLIBR158	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 779Fh	ICU	選択型割り込みB 要因選択レジスタ 159	SLIBR159	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77A0h	ICU	選択型割り込みB 要因選択レジスタ 160	SLIBR160	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77A1h	ICU	選択型割り込みB 要因選択レジスタ 161	SLIBR161	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77A2h	ICU	選択型割り込みB 要因選択レジスタ 162	SLIBR162	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77A3h	ICU	選択型割り込みB 要因選択レジスタ 163	SLIBR163	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77A4h	ICU	選択型割り込みB 要因選択レジスタ 164	SLIBR164	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77A5h	ICU	選択型割り込みB 要因選択レジスタ 165	SLIBR165	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77A6h	ICU	選択型割り込みB 要因選択レジスタ 166	SLIBR166	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77A7h	ICU	選択型割り込みB 要因選択レジスタ 167	SLIBR167	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77A8h	ICU	選択型割り込みB 要因選択レジスタ 168	SLIBR168	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77A9h	ICU	選択型割り込みB 要因選択レジスタ 169	SLIBR169	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77AAh	ICU	選択型割り込みB 要因選択レジスタ 170	SLIBR170	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77ABh	ICU	選択型割り込みB 要因選択レジスタ 171	SLIBR171	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77ACh	ICU	選択型割り込みB 要因選択レジスタ 172	SLIBR172	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77ADh	ICU	選択型割り込みB 要因選択レジスタ 173	SLIBR173	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77AEh	ICU	選択型割り込みB 要因選択レジスタ 174	SLIBR174	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77AFh	ICU	選択型割り込みB 要因選択レジスタ 175	SLIBR175	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77B0h	ICU	選択型割り込みB 要因選択レジスタ 176	SLIBR176	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77B1h	ICU	選択型割り込みB 要因選択レジスタ 177	SLIBR177	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77B2h	ICU	選択型割り込みB 要因選択レジスタ 178	SLIBR178	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77B3h	ICU	選択型割り込みB 要因選択レジスタ 179	SLIBR179	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77B4h	ICU	選択型割り込みB 要因選択レジスタ 180	SLIBR180	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77B5h	ICU	選択型割り込みB 要因選択レジスタ 181	SLIBR181	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77B6h	ICU	選択型割り込みB 要因選択レジスタ 182	SLIBR182	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77B7h	ICU	選択型割り込みB 要因選択レジスタ 183	SLIBR183	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77B8h	ICU	選択型割り込みB 要因選択レジスタ 184	SLIBR184	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77B9h	ICU	選択型割り込みB 要因選択レジスタ 185	SLIBR185	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77BAh	ICU	選択型割り込みB 要因選択レジスタ 186	SLIBR186	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77Bbh	ICU	選択型割り込みB 要因選択レジスタ 187	SLIBR187	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77BCh	ICU	選択型割り込みB 要因選択レジスタ 188	SLIBR188	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77BDh	ICU	選択型割り込みB 要因選択レジスタ 189	SLIBR189	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77BEh	ICU	選択型割り込みB 要因選択レジスタ 190	SLIBR190	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77BFh	ICU	選択型割り込みB 要因選択レジスタ 191	SLIBR191	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77C0h	ICU	選択型割り込みB 要因選択レジスタ 192	SLIBR192	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77C1h	ICU	選択型割り込みB 要因選択レジスタ 193	SLIBR193	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77C2h	ICU	選択型割り込みB 要因選択レジスタ 194	SLIBR194	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77C3h	ICU	選択型割り込みB 要因選択レジスタ 195	SLIBR195	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77C4h	ICU	選択型割り込みB 要因選択レジスタ 196	SLIBR196	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77C5h	ICU	選択型割り込みB 要因選択レジスタ 197	SLIBR197	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77C6h	ICU	選択型割り込みB 要因選択レジスタ 198	SLIBR198	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77C7h	ICU	選択型割り込みB 要因選択レジスタ 199	SLIBR199	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77C8h	ICU	選択型割り込みB 要因選択レジスタ 200	SLIBR200	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77C9h	ICU	選択型割り込みB 要因選択レジスタ 201	SLIBR201	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77CAh	ICU	選択型割り込みB 要因選択レジスタ 202	SLIBR202	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77CBh	ICU	選択型割り込みB 要因選択レジスタ 203	SLIBR203	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77CCh	ICU	選択型割り込みB 要因選択レジスタ 204	SLIBR204	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77CDh	ICU	選択型割り込みB 要因選択レジスタ 205	SLIBR205	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77CEh	ICU	選択型割り込みB 要因選択レジスタ 206	SLIBR206	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB
0008 77CFh	ICU	選択型割り込みB 要因選択レジスタ 207	SLIBR207	8	8	2ICLK ~ 1PCLKB	2ICLK	ICUB

表4.1 I/O レジスタアドレス一覧 (9 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 7830h	ICU	グループAL0 割り込み要求レジスタ	GRPAL0	32	32	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 7834h	ICU	グループAL1 割り込み要求レジスタ	GRPAL1	32	32	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 7870h	ICU	グループAL0 割り込み要求許可レジスタ	GENAL0	32	32	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 7874h	ICU	グループAL1 割り込み要求許可レジスタ	GENAL1	32	32	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 7900h	ICU	選択型割り込みA要求レジスタ0	PIAR0	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 7901h	ICU	選択型割り込みA要求レジスタ1	PIAR1	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 7902h	ICU	選択型割り込みA要求レジスタ2	PIAR2	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 7903h	ICU	選択型割り込みA要求レジスタ3	PIAR3	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 7904h	ICU	選択型割り込みA要求レジスタ4	PIAR4	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 7905h	ICU	選択型割り込みA要求レジスタ5	PIAR5	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 790Bh	ICU	選択型割り込みA要求レジスタB	PIARB	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79D0h	ICU	選択型割り込みA 要因選択レジスタ208	SLIAR208	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79D1h	ICU	選択型割り込みA 要因選択レジスタ209	SLIAR209	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79D2h	ICU	選択型割り込みA 要因選択レジスタ210	SLIAR210	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79D3h	ICU	選択型割り込みA 要因選択レジスタ211	SLIAR211	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79D4h	ICU	選択型割り込みA 要因選択レジスタ212	SLIAR212	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79D5h	ICU	選択型割り込みA 要因選択レジスタ213	SLIAR213	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79D6h	ICU	選択型割り込みA 要因選択レジスタ214	SLIAR214	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79D7h	ICU	選択型割り込みA 要因選択レジスタ215	SLIAR215	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79D8h	ICU	選択型割り込みA 要因選択レジスタ216	SLIAR216	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79D9h	ICU	選択型割り込みA 要因選択レジスタ217	SLIAR217	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79DAh	ICU	選択型割り込みA 要因選択レジスタ218	SLIAR218	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79DBh	ICU	選択型割り込みA 要因選択レジスタ219	SLIAR219	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79DCh	ICU	選択型割り込みA 要因選択レジスタ220	SLIAR220	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79DDh	ICU	選択型割り込みA 要因選択レジスタ221	SLIAR221	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79DEh	ICU	選択型割り込みA 要因選択レジスタ222	SLIAR222	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79DFh	ICU	選択型割り込みA 要因選択レジスタ223	SLIAR223	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79E0h	ICU	選択型割り込みA 要因選択レジスタ224	SLIAR224	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79E1h	ICU	選択型割り込みA 要因選択レジスタ225	SLIAR225	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79E2h	ICU	選択型割り込みA 要因選択レジスタ226	SLIAR226	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79E3h	ICU	選択型割り込みA 要因選択レジスタ227	SLIAR227	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79E4h	ICU	選択型割り込みA 要因選択レジスタ228	SLIAR228	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79E5h	ICU	選択型割り込みA 要因選択レジスタ229	SLIAR229	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79E6h	ICU	選択型割り込みA 要因選択レジスタ230	SLIAR230	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79E7h	ICU	選択型割り込みA 要因選択レジスタ231	SLIAR231	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79E8h	ICU	選択型割り込みA 要因選択レジスタ232	SLIAR232	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79E9h	ICU	選択型割り込みA 要因選択レジスタ233	SLIAR233	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79EAh	ICU	選択型割り込みA 要因選択レジスタ234	SLIAR234	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79EBh	ICU	選択型割り込みA 要因選択レジスタ235	SLIAR235	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79ECh	ICU	選択型割り込みA 要因選択レジスタ236	SLIAR236	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79EDh	ICU	選択型割り込みA 要因選択レジスタ237	SLIAR237	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79EEh	ICU	選択型割り込みA 要因選択レジスタ238	SLIAR238	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79EFh	ICU	選択型割り込みA 要因選択レジスタ239	SLIAR239	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79F0h	ICU	選択型割り込みA 要因選択レジスタ240	SLIAR240	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79F1h	ICU	選択型割り込みA 要因選択レジスタ241	SLIAR241	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79F2h	ICU	選択型割り込みA 要因選択レジスタ242	SLIAR242	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79F3h	ICU	選択型割り込みA 要因選択レジスタ243	SLIAR243	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79F4h	ICU	選択型割り込みA 要因選択レジスタ244	SLIAR244	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79F5h	ICU	選択型割り込みA 要因選択レジスタ245	SLIAR245	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79F6h	ICU	選択型割り込みA 要因選択レジスタ246	SLIAR246	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79F7h	ICU	選択型割り込みA 要因選択レジスタ247	SLIAR247	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79F8h	ICU	選択型割り込みA 要因選択レジスタ248	SLIAR248	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB

表4.1 I/O レジスタアドレス一覧 (10 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 79F9h	ICU	選択型割り込みA 要因選択レジスタ 249	SLIAR249	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79FAh	ICU	選択型割り込みA 要因選択レジスタ 250	SLIAR250	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79FBh	ICU	選択型割り込みA 要因選択レジスタ 251	SLIAR251	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79FCh	ICU	選択型割り込みA 要因選択レジスタ 252	SLIAR252	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79FDh	ICU	選択型割り込みA 要因選択レジスタ 253	SLIAR253	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79FEh	ICU	選択型割り込みA 要因選択レジスタ 254	SLIAR254	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 79FFh	ICU	選択型割り込みA 要因選択レジスタ 255	SLIAR255	8	8	2ICLK ~ 1PCLKA	2ICLK	ICUB
0008 7A00h	ICU	選択型割り込み要因選択レジスタ書き込み保護 レジスタ	SLIPRCR	8	8	2ICLK ~ 1PCLKA/B	2ICLK	ICUB
0008 7A01h	ICU	EXDMAC 起動割り込み選択レジスタ	SELEXDR	8	8	2ICLK ~ 1PCLKA/B	2ICLK	ICUB
0008 8000h	CMT	コンペアマッチタイマスタートレジスタ 0	CMSTR0	16	16	2 ~ 3PCLKB	2ICLK	CMT
0008 8002h	CMT0	コンペアマッチタイマコントロールレジスタ	CMCR	16	16	2 ~ 3PCLKB	2ICLK	CMT
0008 8004h	CMT0	コンペアマッチタイマカウンタ	CMCNT	16	16	2 ~ 3PCLKB	2ICLK	CMT
0008 8006h	CMT0	コンペアマッチタイマコンスタントレジスタ	CMCOR	16	16	2 ~ 3PCLKB	2ICLK	CMT
0008 8008h	CMT1	コンペアマッチタイマコントロールレジスタ	CMCR	16	16	2 ~ 3PCLKB	2ICLK	CMT
0008 800Ah	CMT1	コンペアマッチタイマカウンタ	CMCNT	16	16	2 ~ 3PCLKB	2ICLK	CMT
0008 800Ch	CMT1	コンペアマッチタイマコンスタントレジスタ	CMCOR	16	16	2 ~ 3PCLKB	2ICLK	CMT
0008 8010h	CMT	コンペアマッチタイマスタートレジスタ 1	CMSTR1	16	16	2 ~ 3PCLKB	2ICLK	CMT
0008 8012h	CMT2	コンペアマッチタイマコントロールレジスタ	CMCR	16	16	2 ~ 3PCLKB	2ICLK	CMT
0008 8014h	CMT2	コンペアマッチタイマカウンタ	CMCNT	16	16	2 ~ 3PCLKB	2ICLK	CMT
0008 8016h	CMT2	コンペアマッチタイマコンスタントレジスタ	CMCOR	16	16	2 ~ 3PCLKB	2ICLK	CMT
0008 8018h	CMT3	コンペアマッチタイマコントロールレジスタ	CMCR	16	16	2 ~ 3PCLKB	2ICLK	CMT
0008 801Ah	CMT3	コンペアマッチタイマカウンタ	CMCNT	16	16	2 ~ 3PCLKB	2ICLK	CMT
0008 801Ch	CMT3	コンペアマッチタイマコンスタントレジスタ	CMCOR	16	16	2 ~ 3PCLKB	2ICLK	CMT
0008 8020h	WDT	WDTリフレッシュレジスタ	WDTRR	8	8	2 ~ 3PCLKB	2ICLK	WDTA
0008 8022h	WDT	WDTコントロールレジスタ	WDTCR	16	16	2 ~ 3PCLKB	2ICLK	WDTA
0008 8024h	WDT	WDTステータスレジスタ	WDTSR	16	16	2 ~ 3PCLKB	2ICLK	WDTA
0008 8026h	WDT	WDTリセットコントロールレジスタ	WDTRCR	8	8	2 ~ 3PCLKB	2ICLK	WDTA
0008 8030h	IWDT	IWDTリフレッシュレジスタ	IWDTRR	8	8	2 ~ 3PCLKB	2ICLK	IWDTa
0008 8032h	IWDT	IWDTコントロールレジスタ	IWDTCR	16	16	2 ~ 3PCLKB	2ICLK	IWDTa
0008 8034h	IWDT	IWDTステータスレジスタ	IWDTSR	16	16	2 ~ 3PCLKB	2ICLK	IWDTa
0008 8036h	IWDT	IWDTリセットコントロールレジスタ	IWDTRCR	8	8	2 ~ 3PCLKB	2ICLK	IWDTa
0008 8038h	IWDT	IWDT カウント停止コントロールレジスタ	IWDTCSTPR	8	8	2 ~ 3PCLKB	2ICLK	IWDTa
0008 8040h	DA	D/A データレジスタ 0	DADR0	16	16	2 ~ 3PCLKB	2ICLK	R12DA
0008 8042h	DA	D/A データレジスタ 1	DADR1	16	16	2 ~ 3PCLKB	2ICLK	R12DA
0008 8044h	DA	D/A 制御レジスタ	DACR	8	8	2 ~ 3PCLKB	2ICLK	R12DA
0008 8045h	DA	DADRm フォーマット選択レジスタ	DADPR	8	8	2 ~ 3PCLKB	2ICLK	R12DA
0008 8046h	DA	D/A A/D 同期スタート制御レジスタ	DAADSCR	8	8	2 ~ 3PCLKB	2ICLK	R12DA
0008 8048h	DA	D/A 出力アンプ制御レジスタ	DAAMPCR	8	8	2 ~ 3PCLKB	2ICLK	R12DA
0008 805Ch	DA	D/A 出力アンプ安定待ち制御レジスタ	DAASWCR	8	8	2 ~ 3PCLKB	2ICLK	R12DA
0008 8100h	TPUA	タイマスタートレジスタ	TSTR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8101h	TPUA	タイマシンクロレジスタ	TSYR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8108h	TPU0	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8109h	TPU1	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 810Ah	TPU2	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 810Bh	TPU3	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 810Ch	TPU4	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 810Dh	TPU5	ノイズフィルタコントロールレジスタ	NFCR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8110h	TPU0	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8111h	TPU0	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8112h	TPU0	タイマI/O コントロールレジスタ H	TIORH	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8113h	TPU0	タイマI/O コントロールレジスタ L	TIORL	8	8	2 ~ 3PCLKB	2ICLK	TPUa

表4.1 I/O レジスタアドレス一覧 (11 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 8114h	TPU0	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8115h	TPU0	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8116h	TPU0	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 8118h	TPU0	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 811Ah	TPU0	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 811Ch	TPU0	タイマジェネラルレジスタC	TGRC	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 811Eh	TPU0	タイマジェネラルレジスタD	TGRD	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 8120h	TPU1	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8121h	TPU1	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8122h	TPU1	タイマI/Oコントロールレジスタ	TIOR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8124h	TPU1	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8125h	TPU1	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8126h	TPU1	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 8128h	TPU1	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 812Ah	TPU1	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 8130h	TPU2	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8131h	TPU2	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8132h	TPU2	タイマI/Oコントロールレジスタ	TIOR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8134h	TPU2	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8135h	TPU2	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8136h	TPU2	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 8138h	TPU2	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 813Ah	TPU2	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 8140h	TPU3	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8141h	TPU3	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8142h	TPU3	タイマI/OコントロールレジスタH	TIORH	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8143h	TPU3	タイマI/OコントロールレジスタL	TIORL	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8144h	TPU3	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8145h	TPU3	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8146h	TPU3	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 8148h	TPU3	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 814Ah	TPU3	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 814Ch	TPU3	タイマジェネラルレジスタC	TGRC	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 814Eh	TPU3	タイマジェネラルレジスタD	TGRD	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 8150h	TPU4	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8151h	TPU4	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8152h	TPU4	タイマI/Oコントロールレジスタ	TIOR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8154h	TPU4	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8155h	TPU4	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8156h	TPU4	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 8158h	TPU4	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 815Ah	TPU4	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 8160h	TPU5	タイマコントロールレジスタ	TCR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8161h	TPU5	タイマモードレジスタ	TMDR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8162h	TPU5	タイマI/Oコントロールレジスタ	TIOR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8164h	TPU5	タイマ割り込み許可レジスタ	TIER	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8165h	TPU5	タイマステータスレジスタ	TSR	8	8	2 ~ 3PCLKB	2ICLK	TPUa
0008 8166h	TPU5	タイマカウンタ	TCNT	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 8168h	TPU5	タイマジェネラルレジスタA	TGRA	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 816Ah	TPU5	タイマジェネラルレジスタB	TGRB	16	16	2 ~ 3PCLKB	2ICLK	TPUa
0008 81E6h	PPG0	PPG出力コントロールレジスタ	PCR	8	8	2 ~ 3PCLKB	2ICLK	PPG
0008 81E7h	PPG0	PPG出力モードレジスタ	PMR	8	8	2 ~ 3PCLKB	2ICLK	PPG

表4.1 I/O レジスタアドレス一覧 (12 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 81E8h	PPG0	ネクストデータイネーブルレジスタH	NDERH	8	8	2～3PCLKB	2ICLK	PPG
0008 81E9h	PPG0	ネクストデータイネーブルレジスタL	NDERL	8	8	2～3PCLKB	2ICLK	PPG
0008 81EAh	PPG0	アウトプットデータレジスタH	PODRH	8	8	2～3PCLKB	2ICLK	PPG
0008 81EBh	PPG0	アウトプットデータレジスタL	PODRL	8	8	2～3PCLKB	2ICLK	PPG
0008 81ECh	PPG0	ネクストデータレジスタH(注1)	NDRH	8	8	2～3PCLKB	2ICLK	PPG
0008 81EDh	PPG0	ネクストデータレジスタL(注2)	NDRL	8	8	2～3PCLKB	2ICLK	PPG
0008 81EEh	PPG0	ネクストデータレジスタH(注1)	NDRH2	8	8	2～3PCLKB	2ICLK	PPG
0008 81EFh	PPG0	ネクストデータレジスタL(注2)	NDRL2	8	8	2～3PCLKB	2ICLK	PPG
0008 81F0h	PPG1	PPGトリガセレクトレジスタ	PTRSLR	8	8	2～3PCLKB	2ICLK	PPG
0008 81F6h	PPG1	PPG出力コントロールレジスタ	PCR	8	8	2～3PCLKB	2ICLK	PPG
0008 81F7h	PPG1	PPG出力モードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	PPG
0008 81F8h	PPG1	ネクストデータイネーブルレジスタH	NDERH	8	8	2～3PCLKB	2ICLK	PPG
0008 81F9h	PPG1	ネクストデータイネーブルレジスタL	NDERL	8	8	2～3PCLKB	2ICLK	PPG
0008 81FAh	PPG1	アウトプットデータレジスタH	PODRH	8	8	2～3PCLKB	2ICLK	PPG
0008 81FBh	PPG1	アウトプットデータレジスタL	PODRL	8	8	2～3PCLKB	2ICLK	PPG
0008 81FCh	PPG1	ネクストデータレジスタH(注3)	NDRH	8	8	2～3PCLKB	2ICLK	PPG
0008 81FDh	PPG1	ネクストデータレジスタL(注4)	NDRL	8	8	2～3PCLKB	2ICLK	PPG
0008 81FEh	PPG1	ネクストデータレジスタH(注3)	NDRH2	8	8	2～3PCLKB	2ICLK	PPG
0008 81FFh	PPG1	ネクストデータレジスタL(注4)	NDRL2	8	8	2～3PCLKB	2ICLK	PPG
0008 8200h	TMR0	タイマコントロールレジスタ	TCR	8	8	2～3PCLKB	2ICLK	TMR
0008 8201h	TMR1	タイマコントロールレジスタ	TCR	8	8	2～3PCLKB	2ICLK	TMR
0008 8202h	TMR0	タイマコントロール/ステータスレジスタ	TCSR	8	8	2～3PCLKB	2ICLK	TMR
0008 8203h	TMR1	タイマコントロール/ステータスレジスタ	TCSR	8	8	2～3PCLKB	2ICLK	TMR
0008 8204h	TMR0	タイムコンスタントレジスタA	TCORA	8	8	2～3PCLKB	2ICLK	TMR
0008 8204h	TMR01	タイムコンスタントレジスタA	TCORA	16	16	2～3PCLKB	2ICLK	TMR
0008 8205h	TMR1	タイムコンスタントレジスタA	TCORA	8	8	2～3PCLKB	2ICLK	TMR
0008 8206h	TMR0	タイムコンスタントレジスタB	TCORB	8	8	2～3PCLKB	2ICLK	TMR
0008 8206h	TMR01	タイムコンスタントレジスタB	TCORB	16	16	2～3PCLKB	2ICLK	TMR
0008 8207h	TMR1	タイムコンスタントレジスタB	TCORB	8	8	2～3PCLKB	2ICLK	TMR
0008 8208h	TMR0	タイマカウンタ	TCNT	8	8	2～3PCLKB	2ICLK	TMR
0008 8208h	TMR01	タイマカウンタ	TCNT	16	16	2～3PCLKB	2ICLK	TMR
0008 8209h	TMR1	タイマカウンタ	TCNT	8	8	2～3PCLKB	2ICLK	TMR
0008 820Ah	TMR0	タイマカウンタコントロールレジスタ	TCCR	8	8	2～3PCLKB	2ICLK	TMR
0008 820Ah	TMR01	タイマカウンタコントロールレジスタ	TCCR	16	16	2～3PCLKB	2ICLK	TMR
0008 820Bh	TMR1	タイマカウンタコントロールレジスタ	TCCR	8	8	2～3PCLKB	2ICLK	TMR
0008 820Ch	TMR0	タイマカウンタスタートレジスタ	TCSTR	8	8	2～3PCLKB	2ICLK	TMR
0008 820Dh	TMR1	タイマカウンタスタートレジスタ	TCSTR	8	8	2～3PCLKB	2ICLK	TMR
0008 8210h	TMR2	タイマコントロールレジスタ	TCR	8	8	2～3PCLKB	2ICLK	TMR
0008 8211h	TMR3	タイマコントロールレジスタ	TCR	8	8	2～3PCLKB	2ICLK	TMR
0008 8212h	TMR2	タイマコントロール/ステータスレジスタ	TCSR	8	8	2～3PCLKB	2ICLK	TMR
0008 8213h	TMR3	タイマコントロール/ステータスレジスタ	TCSR	8	8	2～3PCLKB	2ICLK	TMR
0008 8214h	TMR2	タイムコンスタントレジスタA	TCORA	8	8	2～3PCLKB	2ICLK	TMR
0008 8214h	TMR23	タイムコンスタントレジスタA	TCORA	16	16	2～3PCLKB	2ICLK	TMR
0008 8215h	TMR3	タイムコンスタントレジスタA	TCORA	8	8	2～3PCLKB	2ICLK	TMR
0008 8216h	TMR2	タイムコンスタントレジスタB	TCORB	8	8	2～3PCLKB	2ICLK	TMR
0008 8216h	TMR23	タイムコンスタントレジスタB	TCORB	16	16	2～3PCLKB	2ICLK	TMR
0008 8217h	TMR3	タイムコンスタントレジスタB	TCORB	8	8	2～3PCLKB	2ICLK	TMR
0008 8218h	TMR2	タイマカウンタ	TCNT	8	8	2～3PCLKB	2ICLK	TMR
0008 8218h	TMR23	タイマカウンタ	TCNT	16	16	2～3PCLKB	2ICLK	TMR
0008 8219h	TMR3	タイマカウンタ	TCNT	8	8	2～3PCLKB	2ICLK	TMR
0008 821Ah	TMR2	タイマカウンタコントロールレジスタ	TCCR	8	8	2～3PCLKB	2ICLK	TMR
0008 821Ah	TMR23	タイマカウンタコントロールレジスタ	TCCR	16	16	2～3PCLKB	2ICLK	TMR

表4.1 I/O レジスタアドレス一覧 (13 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 821Bh	TMR3	タイマカウンタコントロールレジスタ	TCCR	8	8	2 ~ 3PCLKB	2ICLK	TMR
0008 821Ch	TMR2	タイマカウンタスタートレジスタ	TCSTR	8	8	2 ~ 3PCLKB	2ICLK	TMR
0008 821Dh	TMR3	タイマカウンタスタートレジスタ	TCSTR	8	8	2 ~ 3PCLKB	2ICLK	TMR
0008 8280h	CRC	CRCコントロールレジスタ	CRCCR	8	8	2 ~ 3PCLKB	2ICLK	CRCA
0008 8284h	CRC	CRCデータ入力レジスタ	CRCDIR	32	8, 32	2 ~ 3PCLKB	2ICLK	CRCA
0008 8288h	CRC	CRCデータ出力レジスタ	CRCDOR	32	8, 16, 32	2 ~ 3PCLKB	2ICLK	CRCA
0008 8300h	RIIC0	I ² Cバスコントロールレジスタ 1	ICCR1	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8301h	RIIC0	I ² Cバスコントロールレジスタ 2	ICCR2	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8302h	RIIC0	I ² Cバスモードレジスタ 1	ICMR1	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8303h	RIIC0	I ² Cバスモードレジスタ 2	ICMR2	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8304h	RIIC0	I ² Cバスモードレジスタ 3	ICMR3	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8305h	RIIC0	I ² Cバスファンクション許可レジスタ	ICFER	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8306h	RIIC0	I ² Cバスステータス許可レジスタ	ICSER	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8307h	RIIC0	I ² Cバス割り込み許可レジスタ	ICIER	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8308h	RIIC0	I ² Cバスステータスレジスタ 1	ICSR1	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8309h	RIIC0	I ² Cバスステータスレジスタ 2	ICSR2	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 830Ah	RIIC0	スレーブアドレスレジスタ L0	SARL0	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 830Bh	RIIC0	スレーブアドレスレジスタ U0	SARU0	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 830Ch	RIIC0	スレーブアドレスレジスタ L1	SARL1	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 830Dh	RIIC0	スレーブアドレスレジスタ U1	SARU1	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 830Eh	RIIC0	スレーブアドレスレジスタ L2	SARL2	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 830Fh	RIIC0	スレーブアドレスレジスタ U2	SARU2	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8310h	RIIC0	I ² CバスビットレートLowレジスタ	ICBRL	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8311h	RIIC0	I ² CバスビットレートHighレジスタ	ICBRH	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8312h	RIIC0	I ² Cバス送信データレジスタ	ICDRT	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8313h	RIIC0	I ² Cバス受信データレジスタ	ICDRR	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8320h	RIIC1	I ² Cバスコントロールレジスタ 1	ICCR1	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8321h	RIIC1	I ² Cバスコントロールレジスタ 2	ICCR2	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8322h	RIIC1	I ² Cバスモードレジスタ 1	ICMR1	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8323h	RIIC1	I ² Cバスモードレジスタ 2	ICMR2	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8324h	RIIC1	I ² Cバスモードレジスタ 3	ICMR3	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8325h	RIIC1	I ² Cバスファンクション許可レジスタ	ICFER	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8326h	RIIC1	I ² Cバスステータス許可レジスタ	ICSER	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8327h	RIIC1	I ² Cバス割り込み許可レジスタ	ICIER	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8328h	RIIC1	I ² Cバスステータスレジスタ 1	ICSR1	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8329h	RIIC1	I ² Cバスステータスレジスタ 2	ICSR2	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 832Ah	RIIC1	スレーブアドレスレジスタ L0	SARL0	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 832Bh	RIIC1	スレーブアドレスレジスタ U0	SARU0	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 832Ch	RIIC1	スレーブアドレスレジスタ L1	SARL1	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 832Dh	RIIC1	スレーブアドレスレジスタ U1	SARU1	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 832Eh	RIIC1	スレーブアドレスレジスタ L2	SARL2	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 832Fh	RIIC1	スレーブアドレスレジスタ U2	SARU2	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8330h	RIIC1	I ² CバスビットレートLowレジスタ	ICBRL	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8331h	RIIC1	I ² CバスビットレートHighレジスタ	ICBRH	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8332h	RIIC1	I ² Cバス送信データレジスタ	ICDRT	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8333h	RIIC1	I ² Cバス受信データレジスタ	ICDRR	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8340h	RIIC2	I ² Cバスコントロールレジスタ 1	ICCR1	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8341h	RIIC2	I ² Cバスコントロールレジスタ 2	ICCR2	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8342h	RIIC2	I ² Cバスモードレジスタ 1	ICMR1	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8343h	RIIC2	I ² Cバスモードレジスタ 2	ICMR2	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8344h	RIIC2	I ² Cバスモードレジスタ 3	ICMR3	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8345h	RIIC2	I ² Cバスファンクション許可レジスタ	ICFER	8	8	2 ~ 3PCLKB	2ICLK	RIICa

表 4.1 I/O レジスタアドレス一覧 (14 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLK の場合	ICLK < PCLK の場合	
0008 8346h	RIIC2	I ² C バスステータス許可レジスタ	ICSER	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8347h	RIIC2	I ² C バス割り込み許可レジスタ	ICIER	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8348h	RIIC2	I ² C バスステータスレジスタ 1	ICSR1	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8349h	RIIC2	I ² C バスステータスレジスタ 2	ICSR2	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 834Ah	RIIC2	スレーブアドレスレジスタ L0	SARL0	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 834Bh	RIIC2	スレーブアドレスレジスタ U0	SARU0	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 834Ch	RIIC2	スレーブアドレスレジスタ L1	SARL1	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 834Dh	RIIC2	スレーブアドレスレジスタ U1	SARU1	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 834Eh	RIIC2	スレーブアドレスレジスタ L2	SARL2	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 834Fh	RIIC2	スレーブアドレスレジスタ U2	SARU2	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8350h	RIIC2	I ² C バスビットレート Low レジスタ	ICBRL	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8351h	RIIC2	I ² C バスビットレート High レジスタ	ICBRH	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8352h	RIIC2	I ² C バス送信データレジスタ	ICDRT	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8353h	RIIC2	I ² C バス受信データレジスタ	ICDRR	8	8	2 ~ 3PCLKB	2ICLK	RIICa
0008 8500h	MMCIF	コマンド設定レジスタ	CECMDSET	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 8508h	MMCIF	アーギュメントレジスタ	CEARG	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 850Ch	MMCIF	自動CMD12 アーギュメントレジスタ	CEARGCMD12	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 8510h	MMCIF	コマンド制御レジスタ	CECMDCTRL	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 8514h	MMCIF	転送ブロック設定レジスタ	CEBLOCKSET	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 8518h	MMCIF	クロックコントロールレジスタ	CECLKCTRL	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 851Ch	MMCIF	バッファアクセス設定レジスタ	CEBUFACC	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 8520h	MMCIF	レスポンスレジスタ 3	CERESP3	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 8524h	MMCIF	レスポンスレジスタ 2	CERESP2	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 8528h	MMCIF	レスポンスレジスタ 1	CERESP1	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 852Ch	MMCIF	レスポンスレジスタ 0	CERESP0	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 8530h	MMCIF	自動CMD12 レスポンスレジスタ	CERESPCMD12	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 8534h	MMCIF	データレジスタ	CEDATA	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 853Ch	MMCIF	Boot Operation 設定レジスタ	CEBOOT	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 8540h	MMCIF	割り込みステータスフラグレジスタ	CEINT	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 8544h	MMCIF	割り込み要求許可レジスタ	CEINTEN	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 8548h	MMCIF	ステータスレジスタ 1	CEHOSTSTS1	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 854Ch	MMCIF	ステータスレジスタ 2	CEHOSTSTS2	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 8570h	MMCIF	MMC 検出 / ポート制御レジスタ	CEDETECT	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 8574h	MMCIF	特殊モード設定レジスタ	CEADDMODE	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 857Ch	MMCIF	バージョンレジスタ	CEVERSION	32	32	2 ~ 3PCLKB	2ICLK	MMCIF
0008 9000h	S12AD	A/D コントロールレジスタ	ADCSR	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9004h	S12AD	A/D チャネル選択レジスタ A0	ADANSA0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9008h	S12AD	A/D 変換値加算 / 平均機能チャネル選択レジスタ 0	ADADS0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 900Ch	S12AD	A/D 変換値加算 / 平均回数選択レジスタ	ADADC	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 900Eh	S12AD	A/D コントロール拡張レジスタ	ADCER	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9010h	S12AD	A/D 変換開始トリガ選択レジスタ	ADSTRGR	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9014h	S12AD	A/D チャネル選択レジスタ B0	ADANSB0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9018h	S12AD	A/D データ二重化レジスタ	ADDBLDR	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 901Eh	S12AD	A/D 自己診断データレジスタ	ADRD	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9020h	S12AD	A/D データレジスタ 0	ADDR0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9022h	S12AD	A/D データレジスタ 1	ADDR1	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9024h	S12AD	A/D データレジスタ 2	ADDR2	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9026h	S12AD	A/D データレジスタ 3	ADDR3	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa

表4.1 I/O レジスタアドレス一覧 (15 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLK の場合	ICLK < PCLK の場合	
0008 9028h	S12AD	A/D データレジスタ 4	ADDR4	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 902Ah	S12AD	A/D データレジスタ 5	ADDR5	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 902Ch	S12AD	A/D データレジスタ 6	ADDR6	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 902Eh	S12AD	A/D データレジスタ 7	ADDR7	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9063h	S12AD	A/D 逐次変換時間設定プロテクト解除レジスタ	ADSAMPR	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9066h	S12AD	A/D サンプル & ホールド回路コントロールレジスタ	ADSHCR	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 906Eh	S12AD	A/D 逐次変換時間設定レジスタ	ADSAM	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 907Ah	S12AD	A/D 断線検出コントロールレジスタ	ADDISCR	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 907Ch	S12AD	A/D サンプル & ホールド動作モード選択レジスタ	ADSHMSR	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9080h	S12AD	A/D グループスキャン優先コントロールレジスタ	ADGSPCR	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9084h	S12AD	A/D データ二重化レジスタ A	ADDBLDRA	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9086h	S12AD	A/D データ二重化レジスタ B	ADDBLDRB	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 908Ch	S12AD	A/D コンペア機能ウィンドウ A/B ステータスマニタレジスタ	ADWINMON	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9090h	S12AD	A/D コンペア機能コントロールレジスタ	ADCMPCR	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9094h	S12AD	A/D コンペア機能ウィンドウ A チャネル選択レジスタ 0	ADCMPSR0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9098h	S12AD	A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 0	ADCMPLR0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 909Ch	S12AD	A/D コンペア機能ウィンドウ A 下位側レベル設定レジスタ	ADCMPCR0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 909Eh	S12AD	A/D コンペア機能ウィンドウ A 上位側レベル設定レジスタ	ADCMPCR1	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 90A0h	S12AD	A/D コンペア機能ウィンドウ A チャネルステータスレジスタ 0	ADCMPSR0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 90A6h	S12AD	A/D コンペア機能ウィンドウ B チャネル選択レジスタ	ADCMPSR1	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 90A8h	S12AD	A/D コンペア機能ウィンドウ B 下位側レベル設定レジスタ	ADWINLLB	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 90AAh	S12AD	A/D コンペア機能ウィンドウ B 上位側レベル設定レジスタ	ADWINULB	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 90ACh	S12AD	A/D コンペア機能ウィンドウ B チャネルステータスレジスタ	ADCMPSR2	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 90D4h	S12AD	A/D チャネル選択レジスタ C0	ADANSC0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 90D9h	S12AD	A/D グループ C トリガ選択レジスタ	ADGCTRGR	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 90E0h	S12AD	A/D サンプリングステートレジスタ 0	ADSSTR0	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 90E1h	S12AD	A/D サンプリングステートレジスタ 1	ADSSTR1	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 90E2h	S12AD	A/D サンプリングステートレジスタ 2	ADSSTR2	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 90E3h	S12AD	A/D サンプリングステートレジスタ 3	ADSSTR3	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 90E4h	S12AD	A/D サンプリングステートレジスタ 4	ADSSTR4	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 90E5h	S12AD	A/D サンプリングステートレジスタ 5	ADSSTR5	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 90E6h	S12AD	A/D サンプリングステートレジスタ 6	ADSSTR6	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 90E7h	S12AD	A/D サンプリングステートレジスタ 7	ADSSTR7	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9100h	S12AD1	A/D コントロールレジスタ	ADCSR	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9104h	S12AD1	A/D チャネル選択レジスタ A0	ADANSA0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9106h	S12AD1	A/D チャネル選択レジスタ A1	ADANSA1	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9108h	S12AD1	A/D 変換値加算/平均機能チャネル選択レジスタ 0	ADADS0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 910Ah	S12AD1	A/D 変換値加算/平均機能チャネル選択レジスタ 1	ADADS1	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 910Ch	S12AD1	A/D 変換値加算/平均回数選択レジスタ	ADADC	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 910Eh	S12AD1	A/D コントロール拡張レジスタ	ADCER	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9110h	S12AD1	A/D 変換開始トリガ選択レジスタ	ADSTRGR	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9112h	S12AD1	A/D 変換拡張入力コントロールレジスタ	ADEXICR	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9114h	S12AD1	A/D チャネル選択レジスタ B0	ADANSB0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9116h	S12AD1	A/D チャネル選択レジスタ B1	ADANSB1	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9118h	S12AD1	A/D データ二重化レジスタ	ADBLDR	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa

表4.1 I/O レジスタアドレス一覧 (16 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 911Ah	S12AD1	A/D 温度センサデータレジスタ	ADTSR	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 911Ch	S12AD1	A/D 内部基準電圧データレジスタ	ADOCDR	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 911Eh	S12AD1	A/D 自己診断データレジスタ	ADRD	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9120h	S12AD1	A/D データレジスタ 0	ADDR0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9122h	S12AD1	A/D データレジスタ 1	ADDR1	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9124h	S12AD1	A/D データレジスタ 2	ADDR2	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9126h	S12AD1	A/D データレジスタ 3	ADDR3	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9128h	S12AD1	A/D データレジスタ 4	ADDR4	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 912Ah	S12AD1	A/D データレジスタ 5	ADDR5	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 912Ch	S12AD1	A/D データレジスタ 6	ADDR6	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 912Eh	S12AD1	A/D データレジスタ 7	ADDR7	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9130h	S12AD1	A/D データレジスタ 8	ADDR8	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9132h	S12AD1	A/D データレジスタ 9	ADDR9	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9134h	S12AD1	A/D データレジスタ 10	ADDR10	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9136h	S12AD1	A/D データレジスタ 11	ADDR11	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9138h	S12AD1	A/D データレジスタ 12	ADDR12	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 913Ah	S12AD1	A/D データレジスタ 13	ADDR13	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 913Ch	S12AD1	A/D データレジスタ 14	ADDR14	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 913Eh	S12AD1	A/D データレジスタ 15	ADDR15	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9140h	S12AD1	A/D データレジスタ 16	ADDR16	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9142h	S12AD1	A/D データレジスタ 17	ADDR17	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9144h	S12AD1	A/D データレジスタ 18	ADDR18	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9146h	S12AD1	A/D データレジスタ 19	ADDR19	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9148h	S12AD1	A/D データレジスタ 20	ADDR20	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9163h	S12AD1	A/D 逐次変換時間設定プロテクト解除レジスタ	ADSAMPR	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 916Eh	S12AD1	A/D 逐次変換時間設定レジスタ	ADSAM	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 917Ah	S12AD1	A/D 断線検出コントロールレジスタ	ADDISCR	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9180h	S12AD1	A/D グループスキャン優先コントロールレジスタ	ADGSPCR	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9184h	S12AD1	A/D データ二重化レジスタ A	ADDBLDRA	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9186h	S12AD1	A/D データ二重化レジスタ B	ADDBLDRB	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 918Ch	S12AD1	A/D コンペア機能ウィンドウ A/B ステータスマニタレジスタ	ADWINMON	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9190h	S12AD1	A/D コンペア機能コントロールレジスタ	ADCMPPCR	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9192h	S12AD1	A/D コンペア機能ウィンドウ A 拡張入力選択レジスタ	ADCMPANSE R	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9193h	S12AD1	A/D コンペア機能ウィンドウ A 拡張入力比較条件設定レジスタ	ADCMPLE R	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9194h	S12AD1	A/D コンペア機能ウィンドウ A チャネル選択レジスタ 0	ADCMPANSR 0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9196h	S12AD1	A/D コンペア機能ウィンドウ A チャネル選択レジスタ 1	ADCMPANSR 1	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9198h	S12AD1	A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 0	ADCMPLR0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 919Ah	S12AD1	A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 1	ADCMPLR1	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 919Ch	S12AD1	A/D コンペア機能ウィンドウ A 下位側レベル設定レジスタ	ADCMPDR0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 919Eh	S12AD1	A/D コンペア機能ウィンドウ A 上位側レベル設定レジスタ	ADCMPDR1	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91A0h	S12AD1	A/D コンペア機能ウィンドウ A チャネルステータスレジスタ 0	ADCMPSR0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91A2h	S12AD1	A/D コンペア機能ウィンドウ A チャネルステータスレジスタ 1	ADCMPSR1	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91A4h	S12AD1	A/D コンペア機能ウィンドウ A 拡張入力チャネルステータスレジスタ	ADCMPSE R	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91A6h	S12AD1	A/D コンペア機能ウィンドウ B チャネル選択レジスタ	ADCMPBNSR	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91A8h	S12AD1	A/D コンペア機能ウィンドウ B 下位側レベル設定レジスタ	ADWINLLB	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa

表4.1 I/O レジスタアドレス一覧 (17 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 91AAh	S12AD1	A/Dコンペア機能ウィンドウB上位側レベル設定レジスタ	ADWINULB	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91ACh	S12AD1	A/Dコンペア機能ウィンドウBチャネルステータスレジスタ	ADCMPBSR	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91D4h	S12AD1	A/Dチャネル選択レジスタC0	ADANSC0	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91D6h	S12AD1	A/Dチャネル選択レジスタC1	ADANSC1	16	16	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91D8h	S12AD1	A/DグループC拡張入力コントロールレジスタ	ADGCEXCR	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91D9h	S12AD1	A/DグループCトリガ選択レジスタ	ADGCTRGR	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91DDh	S12AD1	A/DサンプリングステートレジスタL	ADSSTRL	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91DEh	S12AD1	A/DサンプリングステートレジスタT	ADSSTRT	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91DFh	S12AD1	A/DサンプリングステートレジスタO	ADSSTRO	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91E0h	S12AD1	A/Dサンプリングステートレジスタ0	ADSSTR0	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91E1h	S12AD1	A/Dサンプリングステートレジスタ1	ADSSTR1	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91E2h	S12AD1	A/Dサンプリングステートレジスタ2	ADSSTR2	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91E3h	S12AD1	A/Dサンプリングステートレジスタ3	ADSSTR3	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91E4h	S12AD1	A/Dサンプリングステートレジスタ4	ADSSTR4	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91E5h	S12AD1	A/Dサンプリングステートレジスタ5	ADSSTR5	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91E6h	S12AD1	A/Dサンプリングステートレジスタ6	ADSSTR6	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91E7h	S12AD1	A/Dサンプリングステートレジスタ7	ADSSTR7	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91E8h	S12AD1	A/Dサンプリングステートレジスタ8	ADSSTR8	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91E9h	S12AD1	A/Dサンプリングステートレジスタ9	ADSSTR9	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91EAh	S12AD1	A/Dサンプリングステートレジスタ10	ADSSTR10	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91EBh	S12AD1	A/Dサンプリングステートレジスタ11	ADSSTR11	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91ECh	S12AD1	A/Dサンプリングステートレジスタ12	ADSSTR12	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91EDh	S12AD1	A/Dサンプリングステートレジスタ13	ADSSTR13	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91EEh	S12AD1	A/Dサンプリングステートレジスタ14	ADSSTR14	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 91EFh	S12AD1	A/Dサンプリングステートレジスタ15	ADSSTR15	8	8	2 ~ 3PCLKB	2ICLK	S12ADFa
0008 9E00h	QSPI	QSPI制御レジスタ	SPCR	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E01h	QSPI	QSPIスレーブセレクト極性レジスタ	SSLP	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E02h	QSPI	QSPI端子制御レジスタ	SPPCR	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E03h	QSPI	QSPIステータスレジスタ	SPSR	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E04h	QSPI	QSPIデータレジスタ	SPDR	32	8, 16, 32	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E08h	QSPI	QSPIシーケンス制御レジスタ	SPSCR	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E09h	QSPI	QSPIシーケンスステータスレジスタ	SPSSR	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E0Ah	QSPI	QSPIビットレートレジスタ	SPBR	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E0Bh	QSPI	QSPIデータ制御レジスタ	SPDCR	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E0Ch	QSPI	QSPIクロック遅延レジスタ	SPCKD	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E0Dh	QSPI	QSPIスレーブセレクトネゲート遅延レジスタ	SSLND	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E0Eh	QSPI	QSPI次アクセス遅延レジスタ	SPND	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E10h	QSPI	QSPIコマンドレジスタ0	SPCMD0	16	16	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E12h	QSPI	QSPIコマンドレジスタ1	SPCMD1	16	16	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E14h	QSPI	QSPIコマンドレジスタ2	SPCMD2	16	16	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E16h	QSPI	QSPIコマンドレジスタ3	SPCMD3	16	16	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E18h	QSPI	QSPIバッファ制御レジスタ	SPBFCR	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E1Ah	QSPI	QSPIバッファデータカウントセットレジスタ	SPBDCR	16	16	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E1Ch	QSPI	QSPI転送データ長倍数設定レジスタ0	SPBMUL0	32	32	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E20h	QSPI	QSPI転送データ長倍数設定レジスタ1	SPBMUL1	32	32	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E24h	QSPI	QSPI転送データ長倍数設定レジスタ2	SPBMUL2	32	32	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 9E28h	QSPI	QSPI転送データ長倍数設定レジスタ3	SPBMUL3	32	32	4 ~ 5PCLKB	2 ~ 3ICLK	QSPI
0008 A000h	SCI0	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A001h	SCI0	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIlh, SCli

表4.1 I/O レジスタアドレス一覧 (18 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 A002h	SCIO	シリアルコントロールレジスタ	SCR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A003h	SCIO	トランスミットデータレジスタ	TDR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A004h	SCIO	シリアルステータスレジスタ	SSR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A005h	SCIO	レシーブデータレジスタ	RDR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A006h	SMCIO	スマートカードモードレジスタ	SCMR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A007h	SCIO	シリアル拡張モードレジスタ	SEMR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A008h	SCIO	ノイズフィルタ設定レジスタ	SNFR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A009h	SCIO	I ² Cモードレジスタ1	SIMR1	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A00Ah	SCIO	I ² Cモードレジスタ2	SIMR2	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A00Bh	SCIO	I ² Cモードレジスタ3	SIMR3	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A00Ch	SCIO	I ² Cステータスレジスタ	SISR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A00Dh	SCIO	SPIモードレジスタ	SPMR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A00Eh	SCIO	トランスミットデータレジスタH	TDRH	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A00Fh	SCIO	トランスミットデータレジスタL	TDRL	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A00Eh	SCIO	トランスミットデータレジスタHL	TDRHL	16	16	4～5PCLKB	2ICLK	SClg, SClh, Scli
0008 A010h	SCIO	レシーブデータレジスタH	RDRH	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A011h	SCIO	レシーブデータレジスタL	RDRL	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A010h	SCIO	レシーブデータレジスタHL	RDRHL	16	16	4～5PCLKB	2ICLK	SClg, SClh, Scli
0008 A012h	SCIO	モジュレーションデューティレジスタ	MDDR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A020h	SCI1	シリアルモードレジスタ	SMR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A021h	SCI1	ビットレートレジスタ	BRR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A022h	SCI1	シリアルコントロールレジスタ	SCR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A023h	SCI1	トランスミットデータレジスタ	TDR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A024h	SCI1	シリアルステータスレジスタ	SSR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A025h	SCI1	レシーブデータレジスタ	RDR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A026h	SMCI1	スマートカードモードレジスタ	SCMR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A027h	SCI1	シリアル拡張モードレジスタ	SEMR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A028h	SCI1	ノイズフィルタ設定レジスタ	SNFR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A029h	SCI1	I ² Cモードレジスタ1	SIMR1	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A02Ah	SCI1	I ² Cモードレジスタ2	SIMR2	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A02Bh	SCI1	I ² Cモードレジスタ3	SIMR3	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A02Ch	SCI1	I ² Cステータスレジスタ	SISR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A02Dh	SCI1	SPIモードレジスタ	SPMR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A02Eh	SCI1	トランスミットデータレジスタH	TDRH	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A02Fh	SCI1	トランスミットデータレジスタL	TDRL	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli

表4.1 I/O レジスタアドレス一覧 (19 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 A02Eh	SCI1	トランスミットデータレジスタ HL	TDRHL	16	16	4 ~ 5PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A030h	SCI1	レシーブデータレジスタ H	RDRH	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A031h	SCI1	レシーブデータレジスタ L	RDRL	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A030h	SCI1	レシーブデータレジスタ HL	RDRHL	16	16	4 ~ 5PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A032h	SCI1	モジュレーションデューティレジスタ	MDDR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A040h	SCI2	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A041h	SCI2	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A042h	SCI2	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A043h	SCI2	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A044h	SCI2	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A045h	SCI2	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A046h	SMCI2	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A047h	SCI2	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A048h	SCI2	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A049h	SCI2	I ² Cモードレジスタ 1	SIMR1	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A04Ah	SCI2	I ² Cモードレジスタ 2	SIMR2	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A04Bh	SCI2	I ² Cモードレジスタ 3	SIMR3	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A04Ch	SCI2	I ² Cステータスレジスタ	SISR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A04Dh	SCI2	SPIモードレジスタ	SPMR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A04Eh	SCI2	トランスミットデータレジスタ H	TDRH	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A04Fh	SCI2	トランスミットデータレジスタ L	TDRL	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A04Eh	SCI2	トランスミットデータレジスタ HL	TDRHL	16	16	4 ~ 5PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A050h	SCI2	レシーブデータレジスタ H	RDRH	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A051h	SCI2	レシーブデータレジスタ L	RDRL	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A050h	SCI2	レシーブデータレジスタ HL	RDRHL	16	16	4 ~ 5PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A052h	SCI2	モジュレーションデューティレジスタ	MDDR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A060h	SCI3	シリアルモードレジスタ	SMR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A061h	SCI3	ビットレートレジスタ	BRR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A062h	SCI3	シリアルコントロールレジスタ	SCR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A063h	SCI3	トランスミットデータレジスタ	TDR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A064h	SCI3	シリアルステータスレジスタ	SSR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A065h	SCI3	レシーブデータレジスタ	RDR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A066h	SMCI3	スマートカードモードレジスタ	SCMR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A067h	SCI3	シリアル拡張モードレジスタ	SEMR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A068h	SCI3	ノイズフィルタ設定レジスタ	SNFR	8	8	2 ~ 3PCLKB	2ICLK	SCIg, SCIf, SCLi

表4.1 I/O レジスタアドレス一覧 (20 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 A069h	SCI3	I ² Cモードレジスタ1	SIMR1	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A06Ah	SCI3	I ² Cモードレジスタ2	SIMR2	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A06Bh	SCI3	I ² Cモードレジスタ3	SIMR3	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A06Ch	SCI3	I ² Cステータスレジスタ	SISR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A06Dh	SCI3	SPIモードレジスタ	SPMR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A06Eh	SCI3	トランスミットデータレジスタH	TDRH	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A06Fh	SCI3	トランスミットデータレジスタL	TDRL	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A06Eh	SCI3	トランスミットデータレジスタHL	TDRHL	16	16	4～5PCLKB	2ICLK	SClg, SClh, Scli
0008 A070h	SCI3	レシーブデータレジスタH	RDRH	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A071h	SCI3	レシーブデータレジスタL	RDRL	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A070h	SCI3	レシーブデータレジスタHL	RDRHL	16	16	4～5PCLKB	2ICLK	SClg, SClh, Scli
0008 A072h	SCI3	モジュレーションデューティレジスタ	MDDR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A080h	SCI4	シリアルモードレジスタ	SMR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A081h	SCI4	ビットレートレジスタ	BRR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A082h	SCI4	シリアルコントロールレジスタ	SCR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A083h	SCI4	トランスミットデータレジスタ	TDR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A084h	SCI4	シリアルステータスレジスタ	SSR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A085h	SCI4	レシーブデータレジスタ	RDR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A086h	SMCI4	スマートカードモードレジスタ	SCMR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A087h	SCI4	シリアル拡張モードレジスタ	SEMR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A088h	SCI4	ノイズフィルタ設定レジスタ	SNFR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A089h	SCI4	I ² Cモードレジスタ1	SIMR1	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A08Ah	SCI4	I ² Cモードレジスタ2	SIMR2	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A08Bh	SCI4	I ² Cモードレジスタ3	SIMR3	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A08Ch	SCI4	I ² Cステータスレジスタ	SISR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A08Dh	SCI4	SPIモードレジスタ	SPMR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A08Eh	SCI4	トランスミットデータレジスタH	TDRH	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A08Fh	SCI4	トランスミットデータレジスタL	TDRL	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A08Eh	SCI4	トランスミットデータレジスタHL	TDRHL	16	16	4～5PCLKB	2ICLK	SClg, SClh, Scli
0008 A090h	SCI4	レシーブデータレジスタH	RDRH	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A091h	SCI4	レシーブデータレジスタL	RDRL	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A090h	SCI4	レシーブデータレジスタHL	RDRHL	16	16	4～5PCLKB	2ICLK	SClg, SClh, Scli
0008 A092h	SCI4	モジュレーションデューティレジスタ	MDDR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A0A0h	SCI5	シリアルモードレジスタ	SMR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli
0008 A0A1h	SCI5	ビットレートレジスタ	BRR	8	8	2～3PCLKB	2ICLK	SClg, SClh, Scli

表4.1 I/O レジスタアドレス一覧 (21 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 A0A2h	SCI5	シリアルコントロールレジスタ	SCR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0A3h	SCI5	トランスミットデータレジスタ	TDR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0A4h	SCI5	シリアルステータスレジスタ	SSR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0A5h	SCI5	レシーブデータレジスタ	RDR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0A6h	SMCI5	スマートカードモードレジスタ	SCMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0A7h	SCI5	シリアル拡張モードレジスタ	SEMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0A8h	SCI5	ノイズフィルタ設定レジスタ	SNFR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0A9h	SCI5	I ² Cモードレジスタ1	SIMR1	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0AAh	SCI5	I ² Cモードレジスタ2	SIMR2	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0ABh	SCI5	I ² Cモードレジスタ3	SIMR3	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0ACh	SCI5	I ² Cステータスレジスタ	SISR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0ADh	SCI5	SPIモードレジスタ	SPMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0AEh	SCI5	トランスミットデータレジスタH	TDRH	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0AFh	SCI5	トランスミットデータレジスタL	TDRL	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0AEh	SCI5	トランスミットデータレジスタHL	TDRHL	16	16	4～5PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0B0h	SCI5	レシーブデータレジスタH	RDRH	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0B1h	SCI5	レシーブデータレジスタL	RDRL	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0B0h	SCI5	レシーブデータレジスタHL	RDRHL	16	16	4～5PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0B2h	SCI5	モジュレーションデューティレジスタ	MDDR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0C0h	SCI6	シリアルモードレジスタ	SMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0C1h	SCI6	ビットレートレジスタ	BRR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0C2h	SCI6	シリアルコントロールレジスタ	SCR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0C3h	SCI6	トランスミットデータレジスタ	TDR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0C4h	SCI6	シリアルステータスレジスタ	SSR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0C5h	SCI6	レシーブデータレジスタ	RDR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0C6h	SMCI6	スマートカードモードレジスタ	SCMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0C7h	SCI6	シリアル拡張モードレジスタ	SEMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0C8h	SCI6	ノイズフィルタ設定レジスタ	SNFR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0C9h	SCI6	I ² Cモードレジスタ1	SIMR1	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0CAh	SCI6	I ² Cモードレジスタ2	SIMR2	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0CBh	SCI6	I ² Cモードレジスタ3	SIMR3	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0CCh	SCI6	I ² Cステータスレジスタ	SISR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0CDh	SCI6	SPIモードレジスタ	SPMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0CEh	SCI6	トランスミットデータレジスタH	TDRH	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi
0008 A0CFh	SCI6	トランスミットデータレジスタL	TDRL	8	8	2～3PCLKB	2ICLK	SCIg, SCIf, SCLi

表4.1 I/O レジスタアドレス一覧 (22 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 A0CEh	SCI6	トランスミットデータレジスタ HL	TDRHL	16	16	4～5PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0D0h	SCI6	レシーブデータレジスタ H	RDRH	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0D1h	SCI6	レシーブデータレジスタ L	RDRL	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0D0h	SCI6	レシーブデータレジスタ HL	RDRHL	16	16	4～5PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0D2h	SCI6	モジュレーションデューティレジスタ	MDDR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0E0h	SCI7	シリアルモードレジスタ	SMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0E1h	SCI7	ビットレートレジスタ	BRR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0E2h	SCI7	シリアルコントロールレジスタ	SCR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0E3h	SCI7	トランスミットデータレジスタ	TDR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0E4h	SCI7	シリアルステータスレジスタ	SSR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0E5h	SCI7	レシーブデータレジスタ	RDR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0E6h	SMCI7	スマートカードモードレジスタ	SCMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0E7h	SCI7	シリアル拡張モードレジスタ	SEMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0E8h	SCI7	ノイズフィルタ設定レジスタ	SNFR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0E9h	SCI7	I ² Cモードレジスタ1	SIMR1	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0EAh	SCI7	I ² Cモードレジスタ2	SIMR2	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0EBh	SCI7	I ² Cモードレジスタ3	SIMR3	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0ECh	SCI7	I ² Cステータスレジスタ	SISR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0EDh	SCI7	SPIモードレジスタ	SPMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0EEh	SCI7	トランスミットデータレジスタ H	TDRH	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0EFh	SCI7	トランスミットデータレジスタ L	TDRL	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0EEh	SCI7	トランスミットデータレジスタ HL	TDRHL	16	16	4～5PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0F0h	SCI7	レシーブデータレジスタ H	RDRH	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0F1h	SCI7	レシーブデータレジスタ L	RDRL	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0F0h	SCI7	レシーブデータレジスタ HL	RDRHL	16	16	4～5PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A0F2h	SCI7	モジュレーションデューティレジスタ	MDDR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A100h	SCI8	シリアルモードレジスタ	SMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A101h	SCI8	ビットレートレジスタ	BRR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A102h	SCI8	シリアルコントロールレジスタ	SCR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A103h	SCI8	トランスミットデータレジスタ	TDR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A104h	SCI8	シリアルステータスレジスタ	SSR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A105h	SCI8	レシーブデータレジスタ	RDR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A106h	SMCI8	スマートカードモードレジスタ	SCMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A107h	SCI8	シリアル拡張モードレジスタ	SEMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A108h	SCI8	ノイズフィルタ設定レジスタ	SNFR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli

表4.1 I/O レジスタアドレス一覧 (23 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 A109h	SCI8	I ² Cモードレジスタ1	SIMR1	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A10Ah	SCI8	I ² Cモードレジスタ2	SIMR2	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A10Bh	SCI8	I ² Cモードレジスタ3	SIMR3	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A10Ch	SCI8	I ² Cステータスレジスタ	SISR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A10Dh	SCI8	SPIモードレジスタ	SPMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A10Eh	SCI8	トランスミットデータレジスタH	TDRH	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A10Fh	SCI8	トランスミットデータレジスタL	TDRL	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A10Eh	SCI8	トランスミットデータレジスタHL	TDRHL	16	16	4～5PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A110h	SCI8	レシーブデータレジスタH	RDRH	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A111h	SCI8	レシーブデータレジスタL	RDRL	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A110h	SCI8	レシーブデータレジスタHL	RDRHL	16	16	4～5PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A112h	SCI8	モジュレーションデューティレジスタ	MDDR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A120h	SCI9	シリアルモードレジスタ	SMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A121h	SCI9	ビットレートレジスタ	BRR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A122h	SCI9	シリアルコントロールレジスタ	SCR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A123h	SCI9	トランスミットデータレジスタ	TDR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A124h	SCI9	シリアルステータスレジスタ	SSR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A125h	SCI9	レシーブデータレジスタ	RDR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A126h	SMCI9	スマートカードモードレジスタ	SCMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A127h	SCI9	シリアル拡張モードレジスタ	SEMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A128h	SCI9	ノイズフィルタ設定レジスタ	SNFR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A129h	SCI9	I ² Cモードレジスタ1	SIMR1	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A12Ah	SCI9	I ² Cモードレジスタ2	SIMR2	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A12Bh	SCI9	I ² Cモードレジスタ3	SIMR3	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A12Ch	SCI9	I ² Cステータスレジスタ	SISR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A12Dh	SCI9	SPIモードレジスタ	SPMR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A12Eh	SCI9	トランスミットデータレジスタH	TDRH	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A12Fh	SCI9	トランスミットデータレジスタL	TDRL	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A12Eh	SCI9	トランスミットデータレジスタHL	TDRHL	16	16	4～5PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A130h	SCI9	レシーブデータレジスタH	RDRH	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A131h	SCI9	レシーブデータレジスタL	RDRL	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A130h	SCI9	レシーブデータレジスタHL	RDRHL	16	16	4～5PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 A132h	SCI9	モジュレーションデューティレジスタ	MDDR	8	8	2～3PCLKB	2ICLK	SCIg, SCIlh, SCli
0008 AC00h	SDHI	コマンドレジスタ	SDCMD	32	32	2～3PCLKB	2ICLK	SDHI
0008 AC08h	SDHI	アークメントレジスタ	SDARG	32	32	2～3PCLKB	2ICLK	SDHI
0008 AC10h	SDHI	データストップレジスタ	SDSTOP	32	32	2～3PCLKB	2ICLK	SDHI

表4.1 I/O レジスタアドレス一覧 (24 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 AC14h	SDHI	ブロックカウントレジスタ	SDBLKCNT	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC18h	SDHI	レスポンスレジスタ 10	SDRSP10	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC20h	SDHI	レスポンスレジスタ 32	SDRSP32	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC28h	SDHI	レスポンスレジスタ 54	SDRSP54	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC30h	SDHI	レスポンスレジスタ 76	SDRSP76	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC38h	SDHI	SDステータスレジスタ 1	SDSTS1	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC3Ch	SDHI	SDステータスレジスタ 2	SDSTS2	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC40h	SDHI	SD割り込みマスクレジスタ 1	SDIMSK1	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC44h	SDHI	SD割り込みマスクレジスタ 2	SDIMSK2	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC48h	SDHI	SDHIクロックコントロールレジスタ	SDCLKCR	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC4Ch	SDHI	転送データサイズレジスタ	SDSIZE	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC50h	SDHI	カードアクセスオプションレジスタ	SDOPT	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC58h	SDHI	SDエラーステータスレジスタ 1	SDERSTS1	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC5Ch	SDHI	SDエラーステータスレジスタ 2	SDERSTS2	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC60h	SDHI	SDバッファレジスタ	SDBUFR	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC68h	SDHI	SDIOモードコントロールレジスタ	SDIOMD	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC6Ch	SDHI	SDIOステータスレジスタ	SDIOSTS	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 AC70h	SDHI	SDIO割り込みマスクレジスタ	SDIOIMSK	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 ADB0h	SDHI	DMA転送許可レジスタ	SDDMAEN	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 ADC0h	SDHI	SDHIソフトウェアリセットレジスタ	SDRST	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 ADC4h	SDHI	バージョンレジスタ	SDVER	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 ADE0h	SDHI	スワップコントロールレジスタ	SDSWAP	32	32	2 ~ 3PCLKB	2ICLK	SDHI
0008 B000h	CAC	CACコントロールレジスタ 0	CACR0	8	8	2 ~ 3PCLKB	2ICLK	CAC
0008 B001h	CAC	CACコントロールレジスタ 1	CACR1	8	8	2 ~ 3PCLKB	2ICLK	CAC
0008 B002h	CAC	CACコントロールレジスタ 2	CACR2	8	8	2 ~ 3PCLKB	2ICLK	CAC
0008 B003h	CAC	CAC割り込み要求許可レジスタ	CAICR	8	8	2 ~ 3PCLKB	2ICLK	CAC
0008 B004h	CAC	CACステータスレジスタ	CASTR	8	8	2 ~ 3PCLKB	2ICLK	CAC
0008 B006h	CAC	CAC上限値設定レジスタ	CAULVR	16	16	2 ~ 3PCLKB	2ICLK	CAC
0008 B008h	CAC	CAC下限値設定レジスタ	CALLVR	16	16	2 ~ 3PCLKB	2ICLK	CAC
0008 B00Ah	CAC	CACカウンタバッファレジスタ	CACNTBR	16	16	2 ~ 3PCLKB	2ICLK	CAC
0008 B080h	DOC	DOCコントロールレジスタ	DOCR	8	8	2 ~ 3PCLKB	2ICLK	DOC
0008 B082h	DOC	DOCデータインプットレジスタ	DODIR	16	16	2 ~ 3PCLKB	2ICLK	DOC
0008 B084h	DOC	DOCデータセッティングレジスタ	DODSR	16	16	2 ~ 3PCLKB	2ICLK	DOC
0008 B100h	ELC	イベントリンクコントロールレジスタ	ELCR	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B101h	ELC	イベントリンク設定レジスタ 0	ELSR0	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B104h	ELC	イベントリンク設定レジスタ 3	ELSR3	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B105h	ELC	イベントリンク設定レジスタ 4	ELSR4	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B108h	ELC	イベントリンク設定レジスタ 7	ELSR7	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B10Bh	ELC	イベントリンク設定レジスタ 10	ELSR10	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B10Ch	ELC	イベントリンク設定レジスタ 11	ELSR11	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B10Dh	ELC	イベントリンク設定レジスタ 12	ELSR12	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B10Eh	ELC	イベントリンク設定レジスタ 13	ELSR13	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B110h	ELC	イベントリンク設定レジスタ 15	ELSR15	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B111h	ELC	イベントリンク設定レジスタ 16	ELSR16	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B113h	ELC	イベントリンク設定レジスタ 18	ELSR18	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B114h	ELC	イベントリンク設定レジスタ 19	ELSR19	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B115h	ELC	イベントリンク設定レジスタ 20	ELSR20	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B116h	ELC	イベントリンク設定レジスタ 21	ELSR21	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B117h	ELC	イベントリンク設定レジスタ 22	ELSR22	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B118h	ELC	イベントリンク設定レジスタ 23	ELSR23	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B119h	ELC	イベントリンク設定レジスタ 24	ELSR24	8	8	2 ~ 3PCLKB	2ICLK	ELC
0008 B11Ah	ELC	イベントリンク設定レジスタ 25	ELSR25	8	8	2 ~ 3PCLKB	2ICLK	ELC

表4.1 I/O レジスタアドレス一覧 (25 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 B11Bh	ELC	イベントリンク設定レジスタ26	ELSR26	8	8	2～3PCLKB	2ICLK	ELC
0008 B11Ch	ELC	イベントリンク設定レジスタ27	ELSR27	8	8	2～3PCLKB	2ICLK	ELC
0008 B11Dh	ELC	イベントリンク設定レジスタ28	ELSR28	8	8	2～3PCLKB	2ICLK	ELC
0008 B11Fh	ELC	イベントリンクオプション設定レジスタA	ELOPA	8	8	2～3PCLKB	2ICLK	ELC
0008 B120h	ELC	イベントリンクオプション設定レジスタB	ELOPB	8	8	2～3PCLKB	2ICLK	ELC
0008 B121h	ELC	イベントリンクオプション設定レジスタC	ELOPC	8	8	2～3PCLKB	2ICLK	ELC
0008 B122h	ELC	イベントリンクオプション設定レジスタD	ELOPD	8	8	2～3PCLKB	2ICLK	ELC
0008 B123h	ELC	ポートグループ指定レジスタ1	PGR1	8	8	2～3PCLKB	2ICLK	ELC
0008 B124h	ELC	ポートグループ指定レジスタ2	PGR2	8	8	2～3PCLKB	2ICLK	ELC
0008 B125h	ELC	ポートグループコントロールレジスタ1	PGC1	8	8	2～3PCLKB	2ICLK	ELC
0008 B126h	ELC	ポートグループコントロールレジスタ2	PGC2	8	8	2～3PCLKB	2ICLK	ELC
0008 B127h	ELC	ポートバッファレジスタ1	PDBF1	8	8	2～3PCLKB	2ICLK	ELC
0008 B128h	ELC	ポートバッファレジスタ2	PDBF2	8	8	2～3PCLKB	2ICLK	ELC
0008 B129h	ELC	イベント接続ポート指定レジスタ0	PEL0	8	8	2～3PCLKB	2ICLK	ELC
0008 B12Ah	ELC	イベント接続ポート指定レジスタ1	PEL1	8	8	2～3PCLKB	2ICLK	ELC
0008 B12Bh	ELC	イベント接続ポート指定レジスタ2	PEL2	8	8	2～3PCLKB	2ICLK	ELC
0008 B12Ch	ELC	イベント接続ポート指定レジスタ3	PEL3	8	8	2～3PCLKB	2ICLK	ELC
0008 B12Dh	ELC	イベントリンクソフトウェアイベント発生レジスタ	ELSEGR	8	8	2～3PCLKB	2ICLK	ELC
0008 B131h	ELC	イベントリンク設定レジスタ33	ELSR33	8	8	2～3PCLKB	2ICLK	ELC
0008 B133h	ELC	イベントリンク設定レジスタ35	ELSR35	8	8	2～3PCLKB	2ICLK	ELC
0008 B134h	ELC	イベントリンク設定レジスタ36	ELSR36	8	8	2～3PCLKB	2ICLK	ELC
0008 B135h	ELC	イベントリンク設定レジスタ37	ELSR37	8	8	2～3PCLKB	2ICLK	ELC
0008 B136h	ELC	イベントリンク設定レジスタ38	ELSR38	8	8	2～3PCLKB	2ICLK	ELC
0008 B13Dh	ELC	イベントリンク設定レジスタ45	ELSR45	8	8	2～3PCLKB	2ICLK	ELC
0008 B13Fh	ELC	イベントリンクオプション設定レジスタF	ELOPF	8	8	2～3PCLKB	2ICLK	ELC
0008 B141h	ELC	イベントリンクオプション設定レジスタH	ELOPH	8	8	2～3PCLKB	2ICLK	ELC
0008 B300h	SCI12	シリアルモードレジスタ	SMR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B301h	SCI12	ビットレートレジスタ	BRR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B302h	SCI12	シリアルコントロールレジスタ	SCR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B303h	SCI12	トランスミットデータレジスタ	TDR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B304h	SCI12	シリアルステータスレジスタ	SSR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B305h	SCI12	レシーブデータレジスタ	RDR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B306h	SMCI12	スマートカードモードレジスタ	SCMR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B307h	SCI12	シリアル拡張モードレジスタ	SEMR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B308h	SCI12	ノイズフィルタ設定レジスタ	SNFR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B309h	SCI12	I ² Cモードレジスタ1	SIMR1	8	8	2～3PCLKB	2ICLK	SCIh
0008 B30Ah	SCI12	I ² Cモードレジスタ2	SIMR2	8	8	2～3PCLKB	2ICLK	SCIh
0008 B30Bh	SCI12	I ² Cモードレジスタ3	SIMR3	8	8	2～3PCLKB	2ICLK	SCIh
0008 B30Ch	SCI12	I ² Cステータスレジスタ	SISR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B30Dh	SCI12	SPIモードレジスタ	SPMR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B30Eh	SCI12	トランスミットデータレジスタH	TDRH	8	8	2～3PCLKB	2ICLK	SCIh
0008 B30Fh	SCI12	トランスミットデータレジスタL	TDRL	8	8	2～3PCLKB	2ICLK	SCIh
0008 B30Eh	SCI12	トランスミットデータレジスタHL	TDRHL	16	16	4～5PCLKB	2ICLK	SCIh
0008 B310h	SCI12	レシーブデータレジスタH	RDRH	8	8	2～3PCLKB	2ICLK	SCIh
0008 B311h	SCI12	レシーブデータレジスタL	RDRL	8	8	2～3PCLKB	2ICLK	SCIh
0008 B310h	SCI12	レシーブデータレジスタHL	RDRHL	16	16	4～5PCLKB	2ICLK	SCIh
0008 B312h	SCI12	モジュレーションデュリティレジスタ	MDDR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B320h	SCI12	拡張シリアルモード有効レジスタ	ESMER	8	8	2～3PCLKB	2ICLK	SCIh
0008 B321h	SCI12	コントロールレジスタ0	CR0	8	8	2～3PCLKB	2ICLK	SCIh
0008 B322h	SCI12	コントロールレジスタ1	CR1	8	8	2～3PCLKB	2ICLK	SCIh
0008 B323h	SCI12	コントロールレジスタ2	CR2	8	8	2～3PCLKB	2ICLK	SCIh

表4.1 I/O レジスタアドレス一覧 (26 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 B324h	SCI12	コントロールレジスタ3	CR3	8	8	2～3PCLKB	2ICLK	SCIh
0008 B325h	SCI12	ポートコントロールレジスタ	PCR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B326h	SCI12	割り込みコントロールレジスタ	ICR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B327h	SCI12	ステータスレジスタ	STR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B328h	SCI12	ステータスクリアレジスタ	STCR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B329h	SCI12	Control Field 0 データレジスタ	CF0DR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B32Ah	SCI12	Control Field 0 コンパイネーブルレジスタ	CF0CR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B32Bh	SCI12	Control Field 0 受信データレジスタ	CF0RR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B32Ch	SCI12	プライマリ Control Field 1 データレジスタ	PCF1DR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B32Dh	SCI12	セカンダリ Control Field 1 データレジスタ	SCF1DR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B32Eh	SCI12	Control Field 1 コンパイネーブルレジスタ	CF1CR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B32Fh	SCI12	Control Field 1 受信データレジスタ	CF1RR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B330h	SCI12	タイマコントロールレジスタ	TCR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B331h	SCI12	タイマモードレジスタ	TMR	8	8	2～3PCLKB	2ICLK	SCIh
0008 B332h	SCI12	タイマプリスケアラレジスタ	TPRE	8	8	2～3PCLKB	2ICLK	SCIh
0008 B333h	SCI12	タイマカウントレジスタ	TCNT	8	8	2～3PCLKB	2ICLK	SCIh
0008 C000h	PORT0	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C001h	PORT1	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C002h	PORT2	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C003h	PORT3	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C004h	PORT4	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C005h	PORT5	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C006h	PORT6	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C007h	PORT7	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C008h	PORT8	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C009h	PORT9	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C00Ah	PORTA	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C00Bh	PORTB	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C00Ch	PORTC	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C00Dh	PORTD	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C00Eh	PORTE	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C00Fh	PORTF	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C010h	PORTG	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C012h	PORTJ	ポート方向レジスタ	PDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C020h	PORT0	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C021h	PORT1	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C022h	PORT2	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C023h	PORT3	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C024h	PORT4	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C025h	PORT5	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C026h	PORT6	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C027h	PORT7	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C028h	PORT8	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C029h	PORT9	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C02Ah	PORTA	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C02Bh	PORTB	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C02Ch	PORTC	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C02Dh	PORTD	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C02Eh	PORTE	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C02Fh	PORTF	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C030h	PORTG	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C032h	PORTJ	ポート出力データレジスタ	PODR	8	8	2～3PCLKB	2ICLK	I/Oポート

表4.1 I/O レジスタアドレス一覧 (27 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 C040h	PORT0	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C041h	PORT1	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C042h	PORT2	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C043h	PORT3	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C044h	PORT4	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C045h	PORT5	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C046h	PORT6	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C047h	PORT7	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C048h	PORT8	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C049h	PORT9	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C04Ah	PORTA	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C04Bh	PORTB	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C04Ch	PORTC	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C04Dh	PORTD	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C04Eh	PORTE	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C04Fh	PORTF	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C050h	PORTG	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C052h	PORTJ	ポート入力データレジスタ	PIDR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C060h	PORT0	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C061h	PORT1	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C062h	PORT2	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C063h	PORT3	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C064h	PORT4	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C065h	PORT5	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C066h	PORT6	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C067h	PORT7	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C068h	PORT8	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C069h	PORT9	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C06Ah	PORTA	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C06Bh	PORTB	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C06Ch	PORTC	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C06Dh	PORTD	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C06Eh	PORTE	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C06Fh	PORTF	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C070h	PORTG	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C072h	PORTJ	ポートモードレジスタ	PMR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C080h	PORT0	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C081h	PORT0	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C082h	PORT1	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C083h	PORT1	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C084h	PORT2	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C085h	PORT2	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C086h	PORT3	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C087h	PORT3	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C088h	PORT4	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C089h	PORT4	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C08Ah	PORT5	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C08Bh	PORT5	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C08Ch	PORT6	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C08Dh	PORT6	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C08Eh	PORT7	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C08Fh	PORT7	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート

表4.1 I/Oレジスタアドレス一覧 (28 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 C090h	PORT8	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C091h	PORT8	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C092h	PORT9	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C093h	PORT9	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C094h	PORTA	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C095h	PORTA	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C096h	PORTB	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C097h	PORTB	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C098h	PORTC	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C099h	PORTC	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C09Ah	PORTD	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C09Bh	PORTD	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C09Ch	PORTE	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C09Dh	PORTE	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C09Eh	PORTF	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C09Fh	PORTF	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0A0h	PORTG	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0A1h	PORTG	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0A4h	PORTJ	オーブンドレイン制御レジスタ0	ODR0	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0A5h	PORTJ	オーブンドレイン制御レジスタ1	ODR1	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0C0h	PORT0	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0C1h	PORT1	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0C2h	PORT2	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0C3h	PORT3	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0C4h	PORT4	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0C5h	PORT5	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0C6h	PORT6	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0C7h	PORT7	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0C8h	PORT8	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0C9h	PORT9	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0CAh	PORTA	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0CBh	PORTB	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0CCh	PORTC	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0CDh	PORTD	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0CEh	PORTE	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0CFh	PORTF	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0D0h	PORTG	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0D2h	PORTJ	ブルアップ制御レジスタ	PCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0E0h	PORT0	駆動能力制御レジスタ	DSCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0E1h	PORT1	駆動能力制御レジスタ	DSCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0E2h	PORT2	駆動能力制御レジスタ	DSCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0E5h	PORT5	駆動能力制御レジスタ	DSCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0E7h	PORT7	駆動能力制御レジスタ	DSCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0E8h	PORT8	駆動能力制御レジスタ	DSCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0E9h	PORT9	駆動能力制御レジスタ	DSCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0EAh	PORTA	駆動能力制御レジスタ	DSCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0EBh	PORTB	駆動能力制御レジスタ	DSCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0ECh	PORTC	駆動能力制御レジスタ	DSCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0EDh	PORTD	駆動能力制御レジスタ	DSCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0EEh	PORTE	駆動能力制御レジスタ	DSCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0F0h	PORTG	駆動能力制御レジスタ	DSCR	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C0F2h	PORTJ	駆動能力制御レジスタ	DSCR	8	8	2～3PCLKB	2ICLK	I/Oポート

表4.1 I/O レジスタアドレス一覧 (29 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 C100h	MPC	CS出力許可レジスタ	PFCSE	8	8	2～3PCLKB	2ICLK	MPC
0008 C102h	MPC	CS出力端子選択レジスタ0	PFCSS0	8	8	2～3PCLKB	2ICLK	MPC
0008 C103h	MPC	CS出力端子選択レジスタ1	PFCSS1	8	8	2～3PCLKB	2ICLK	MPC
0008 C104h	MPC	アドレス出力許可レジスタ0	PFAOE0	8	8	2～3PCLKB	2ICLK	MPC
0008 C105h	MPC	アドレス出力許可レジスタ1	PFAOE1	8	8	2～3PCLKB	2ICLK	MPC
0008 C106h	MPC	外部バス制御レジスタ0	PFBCR0	8	8	2～3PCLKB	2ICLK	MPC
0008 C107h	MPC	外部バス制御レジスタ1	PFBCR1	8	8	2～3PCLKB	2ICLK	MPC
0008 C108h	MPC	外部バス制御レジスタ2	PFBCR2	8	8	2～3PCLKB	2ICLK	MPC
0008 C109h	MPC	外部バス制御レジスタ3	PFBCR3	8	8	2～3PCLKB	2ICLK	MPC
0008 C10Eh	MPC	イーサネット制御レジスタ	PFENET	8	8	2～3PCLKB	2ICLK	MPC
0008 C11Fh	MPC	書き込みプロテクトレジスタ	PWPR	8	8	2～3PCLKB	2ICLK	MPC
0008 C128h	PORT0	駆動能力制御レジスタ2	DSCR2	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C129h	PORT1	駆動能力制御レジスタ2	DSCR2	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C12Ah	PORT2	駆動能力制御レジスタ2	DSCR2	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C12Bh	PORT3	駆動能力制御レジスタ2	DSCR2	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C12Dh	PORT5	駆動能力制御レジスタ2	DSCR2	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C12Fh	PORT7	駆動能力制御レジスタ2	DSCR2	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C130h	PORT8	駆動能力制御レジスタ2	DSCR2	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C131h	PORT9	駆動能力制御レジスタ2	DSCR2	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C132h	PORTA	駆動能力制御レジスタ2	DSCR2	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C133h	PORTB	駆動能力制御レジスタ2	DSCR2	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C134h	PORTC	駆動能力制御レジスタ2	DSCR2	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C135h	PORTD	駆動能力制御レジスタ2	DSCR2	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C136h	PORTE	駆動能力制御レジスタ2	DSCR2	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C138h	PORTG	駆動能力制御レジスタ2	DSCR2	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C13Ah	PORTJ	駆動能力制御レジスタ2	DSCR2	8	8	2～3PCLKB	2ICLK	I/Oポート
0008 C140h	MPC	P00端子機能制御レジスタ	P00PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C141h	MPC	P01端子機能制御レジスタ	P01PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C142h	MPC	P02端子機能制御レジスタ	P02PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C143h	MPC	P03端子機能制御レジスタ	P03PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C145h	MPC	P05端子機能制御レジスタ	P05PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C147h	MPC	P07端子機能制御レジスタ	P07PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C148h	MPC	P10端子機能制御レジスタ	P10PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C149h	MPC	P11端子機能制御レジスタ	P11PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C14Ah	MPC	P12端子機能制御レジスタ	P12PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C14Bh	MPC	P13端子機能制御レジスタ	P13PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C14Ch	MPC	P14端子機能制御レジスタ	P14PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C14Dh	MPC	P15端子機能制御レジスタ	P15PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C14Eh	MPC	P16端子機能制御レジスタ	P16PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C14Fh	MPC	P17端子機能制御レジスタ	P17PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C150h	MPC	P20端子機能制御レジスタ	P20PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C151h	MPC	P21端子機能制御レジスタ	P21PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C152h	MPC	P22端子機能制御レジスタ	P22PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C153h	MPC	P23端子機能制御レジスタ	P23PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C154h	MPC	P24端子機能制御レジスタ	P24PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C155h	MPC	P25端子機能制御レジスタ	P25PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C156h	MPC	P26端子機能制御レジスタ	P26PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C157h	MPC	P27端子機能制御レジスタ	P27PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C158h	MPC	P30端子機能制御レジスタ	P30PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C159h	MPC	P31端子機能制御レジスタ	P31PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C15Ah	MPC	P32端子機能制御レジスタ	P32PFS	8	8	2～3PCLKB	2ICLK	MPC
0008 C15Bh	MPC	P33端子機能制御レジスタ	P33PFS	8	8	2～3PCLKB	2ICLK	MPC

表4.1 I/O レジスタアドレス一覧 (30 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 C15Ch	MPC	P34 端子機能制御レジスタ	P34PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C160h	MPC	P40 端子機能制御レジスタ	P40PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C161h	MPC	P41 端子機能制御レジスタ	P41PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C162h	MPC	P42 端子機能制御レジスタ	P42PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C163h	MPC	P43 端子機能制御レジスタ	P43PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C164h	MPC	P44 端子機能制御レジスタ	P44PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C165h	MPC	P45 端子機能制御レジスタ	P45PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C166h	MPC	P46 端子機能制御レジスタ	P46PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C167h	MPC	P47 端子機能制御レジスタ	P47PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C168h	MPC	P50 端子機能制御レジスタ	P50PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C169h	MPC	P51 端子機能制御レジスタ	P51PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C16Ah	MPC	P52 端子機能制御レジスタ	P52PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C16Ch	MPC	P54 端子機能制御レジスタ	P54PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C16Dh	MPC	P55 端子機能制御レジスタ	P55PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C16Eh	MPC	P56 端子機能制御レジスタ	P56PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C16Fh	MPC	P57 端子機能制御レジスタ	P57PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C176h	MPC	P66 端子機能制御レジスタ	P66PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C177h	MPC	P67 端子機能制御レジスタ	P67PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C179h	MPC	P71 端子機能制御レジスタ	P71PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C17Ah	MPC	P72 端子機能制御レジスタ	P72PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C17Bh	MPC	P73 端子機能制御レジスタ	P73PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C17Ch	MPC	P74 端子機能制御レジスタ	P74PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C17Dh	MPC	P75 端子機能制御レジスタ	P75PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C17Eh	MPC	P76 端子機能制御レジスタ	P76PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C17Fh	MPC	P77 端子機能制御レジスタ	P77PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C180h	MPC	P80 端子機能制御レジスタ	P80PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C181h	MPC	P81 端子機能制御レジスタ	P81PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C182h	MPC	P82 端子機能制御レジスタ	P82PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C183h	MPC	P83 端子機能制御レジスタ	P83PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C184h	MPC	P84 端子機能制御レジスタ	P84PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C185h	MPC	P85 端子機能制御レジスタ	P85PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C186h	MPC	P86 端子機能制御レジスタ	P86PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C187h	MPC	P87 端子機能制御レジスタ	P87PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C188h	MPC	P90 端子機能制御レジスタ	P90PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C189h	MPC	P91 端子機能制御レジスタ	P91PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C18Ah	MPC	P92 端子機能制御レジスタ	P92PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C18Bh	MPC	P93 端子機能制御レジスタ	P93PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C190h	MPC	PA0 端子機能制御レジスタ	PA0PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C191h	MPC	PA1 端子機能制御レジスタ	PA1PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C192h	MPC	PA2 端子機能制御レジスタ	PA2PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C193h	MPC	PA3 端子機能制御レジスタ	PA3PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C194h	MPC	PA4 端子機能制御レジスタ	PA4PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C195h	MPC	PA5 端子機能制御レジスタ	PA5PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C196h	MPC	PA6 端子機能制御レジスタ	PA6PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C197h	MPC	PA7 端子機能制御レジスタ	PA7PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C198h	MPC	PB0 端子機能制御レジスタ	PB0PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C199h	MPC	PB1 端子機能制御レジスタ	PB1PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C19Ah	MPC	PB2 端子機能制御レジスタ	PB2PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C19Bh	MPC	PB3 端子機能制御レジスタ	PB3PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C19Ch	MPC	PB4 端子機能制御レジスタ	PB4PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C19Dh	MPC	PB5 端子機能制御レジスタ	PB5PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C19Eh	MPC	PB6 端子機能制御レジスタ	PB6PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC

表4.1 I/O レジスタアドレス一覧 (31 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 C19Fh	MPC	PB7 端子機能制御レジスタ	PB7PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1A0h	MPC	PC0 端子機能制御レジスタ	PC0PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1A1h	MPC	PC1 端子機能制御レジスタ	PC1PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1A2h	MPC	PC2 端子機能制御レジスタ	PC2PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1A3h	MPC	PC3 端子機能制御レジスタ	PC3PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1A4h	MPC	PC4 端子機能制御レジスタ	PC4PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1A5h	MPC	PC5 端子機能制御レジスタ	PC5PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1A6h	MPC	PC6 端子機能制御レジスタ	PC6PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1A7h	MPC	PC7 端子機能制御レジスタ	PC7PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1A8h	MPC	PD0 端子機能制御レジスタ	PD0PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1A9h	MPC	PD1 端子機能制御レジスタ	PD1PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1AAh	MPC	PD2 端子機能制御レジスタ	PD2PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1ABh	MPC	PD3 端子機能制御レジスタ	PD3PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1ACh	MPC	PD4 端子機能制御レジスタ	PD4PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1ADh	MPC	PD5 端子機能制御レジスタ	PD5PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1AEh	MPC	PD6 端子機能制御レジスタ	PD6PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1AFh	MPC	PD7 端子機能制御レジスタ	PD7PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1B0h	MPC	PE0 端子機能制御レジスタ	PE0PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1B1h	MPC	PE1 端子機能制御レジスタ	PE1PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1B2h	MPC	PE2 端子機能制御レジスタ	PE2PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1B3h	MPC	PE3 端子機能制御レジスタ	PE3PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1B4h	MPC	PE4 端子機能制御レジスタ	PE4PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1B5h	MPC	PE5 端子機能制御レジスタ	PE5PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1B6h	MPC	PE6 端子機能制御レジスタ	PE6PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1B7h	MPC	PE7 端子機能制御レジスタ	PE7PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1B8h	MPC	PF0 端子機能制御レジスタ	PF0PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1B9h	MPC	PF1 端子機能制御レジスタ	PF1PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1BAh	MPC	PF2 端子機能制御レジスタ	PF2PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1BDh	MPC	PF5 端子機能制御レジスタ	PF5PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1D0h	MPC	PJ0 端子機能制御レジスタ	PJ0PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1D1h	MPC	PJ1 端子機能制御レジスタ	PJ1PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1D2h	MPC	PJ2 端子機能制御レジスタ	PJ2PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1D3h	MPC	PJ3 端子機能制御レジスタ	PJ3PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C1D5h	MPC	PJ5 端子機能制御レジスタ	PJ5PFS	8	8	2 ~ 3PCLKB	2ICLK	MPC
0008 C280h	SYSTEM	ディープスタンバイコントロールレジスタ	DPSBYCR	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	消費電力低減機能
0008 C282h	SYSTEM	ディープスタンバイインタラプトイネーブルレジスタ0	DPSIER0	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	消費電力低減機能
0008 C283h	SYSTEM	ディープスタンバイインタラプトイネーブルレジスタ1	DPSIER1	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	消費電力低減機能
0008 C284h	SYSTEM	ディープスタンバイインタラプトイネーブルレジスタ2	DPSIER2	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	消費電力低減機能
0008 C285h	SYSTEM	ディープスタンバイインタラプトイネーブルレジスタ3	DPSIER3	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	消費電力低減機能
0008 C286h	SYSTEM	ディープスタンバイインタラプトフラグレジスタ0	DPSIFR0	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	消費電力低減機能
0008 C287h	SYSTEM	ディープスタンバイインタラプトフラグレジスタ1	DPSIFR1	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	消費電力低減機能
0008 C288h	SYSTEM	ディープスタンバイインタラプトフラグレジスタ2	DPSIFR2	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	消費電力低減機能
0008 C289h	SYSTEM	ディープスタンバイインタラプトフラグレジスタ3	DPSIFR3	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	消費電力低減機能
0008 C28Ah	SYSTEM	ディープスタンバイインタラプトエッジレジスタ0	DPSIEGR0	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	消費電力低減機能
0008 C28Bh	SYSTEM	ディープスタンバイインタラプトエッジレジスタ1	DPSIEGR1	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	消費電力低減機能
0008 C28Ch	SYSTEM	ディープスタンバイインタラプトエッジレジスタ2	DPSIEGR2	8	8	4 ~ 5PCLKB	2 ~ 3ICLK	消費電力低減機能

表4.1 I/O レジスタアドレス一覧 (32 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 C28Dh	SYSTEM	ディープスタンバイインタラプトエッジレジスタ3	DPSIEGR3	8	8	4～5PCLKB	2～3ICLK	消費電力低減機能
0008 C290h	SYSTEM	リセットステータスレジスタ0	RSTSR0	8	8	4～5PCLKB	2～3ICLK	リセット
0008 C291h	SYSTEM	リセットステータスレジスタ1	RSTSR1	8	8	4～5PCLKB	2～3ICLK	リセット
0008 C293h	SYSTEM	メインクロック発振器強制発振コントロールレジスタ	MOFCR	8	8	4～5PCLKB	2～3ICLK	クロック発生回路
0008 C294h	SYSTEM	高速オンチップオシレータ電源コントロールレジスタ	HOCOPCR	8	8	4～5PCLKB	2～3ICLK	クロック発生回路
0008 C296h	FLASH	フラッシュ P/E プロテクトレジスタ	FWEPROR	8	8	2ICLK		Flash
0008 C297h	SYSTEM	電圧監視回路制御レジスタ	LVCMPCR	8	8	4～5PCLKB	2～3ICLK	LVDA
0008 C298h	SYSTEM	電圧検出レベル選択レジスタ	LVDLVLR	8	8	4～5PCLKB	2～3ICLK	LVDA
0008 C29Ah	SYSTEM	電圧監視1回路制御レジスタ0	LVD1CR0	8	8	4～5PCLKB	2～3ICLK	LVDA
0008 C29Bh	SYSTEM	電圧監視2回路制御レジスタ0	LVD2CR0	8	8	4～5PCLKB	2～3ICLK	LVDA
0008 C2A0h～ 0008 C2BFh	SYSTEM	ディープスタンバイバックアップレジスタ0～31	DPSBKRO～31	8	8	4～5PCLKB	2～3ICLK	消費電力低減機能
0008 C400h	RTC	64Hzカウンタ	R64CNT	8	8	2～3PCLKB	2ICLK	RTCd
0008 C402h	RTC	秒カウンタ	RSECCNT	8	8	2～3PCLKB	2ICLK	RTCd
0008 C402h	RTC	バイナリカウンタ0	BCNT0	8	8	2～3PCLKB	2ICLK	RTCd
0008 C404h	RTC	分カウンタ	RMINCNT	8	8	2～3PCLKB	2ICLK	RTCd
0008 C404h	RTC	バイナリカウンタ1	BCNT1	8	8	2～3PCLKB	2ICLK	RTCd
0008 C406h	RTC	時カウンタ	RHRCNT	8	8	2～3PCLKB	2ICLK	RTCd
0008 C406h	RTC	バイナリカウンタ2	BCNT2	8	8	2～3PCLKB	2ICLK	RTCd
0008 C408h	RTC	曜日カウンタ	RWKCNT	8	8	2～3PCLKB	2ICLK	RTCd
0008 C408h	RTC	バイナリカウンタ3	BCNT3	8	8	2～3PCLKB	2ICLK	RTCd
0008 C40Ah	RTC	日カウンタ	RDAYCNT	8	8	2～3PCLKB	2ICLK	RTCd
0008 C40Ch	RTC	月カウンタ	RMONCNT	8	8	2～3PCLKB	2ICLK	RTCd
0008 C40Eh	RTC	年カウンタ	RYRCNT	16	16	2～3PCLKB	2ICLK	RTCd
0008 C410h	RTC	秒アラームレジスタ	RSECAR	8	8	2～3PCLKB	2ICLK	RTCd
0008 C410h	RTC	バイナリカウンタ0アラームレジスタ	BCNT0AR	8	8	2～3PCLKB	2ICLK	RTCd
0008 C412h	RTC	分アラームレジスタ	RMINAR	8	8	2～3PCLKB	2ICLK	RTCd
0008 C412h	RTC	バイナリカウンタ1アラームレジスタ	BCNT1AR	8	8	2～3PCLKB	2ICLK	RTCd
0008 C414h	RTC	時アラームレジスタ	RHRAR	8	8	2～3PCLKB	2ICLK	RTCd
0008 C414h	RTC	バイナリカウンタ2アラームレジスタ	BCNT2AR	8	8	2～3PCLKB	2ICLK	RTCd
0008 C416h	RTC	曜日アラームレジスタ	RWKAR	8	8	2～3PCLKB	2ICLK	RTCd
0008 C416h	RTC	バイナリカウンタ3アラームレジスタ	BCNT3AR	8	8	2～3PCLKB	2ICLK	RTCd
0008 C418h	RTC	日アラームレジスタ	RDAYAR	8	8	2～3PCLKB	2ICLK	RTCd
0008 C418h	RTC	バイナリカウンタ0アラーム許可レジスタ	BCNT0AER	8	8	2～3PCLKB	2ICLK	RTCd
0008 C41Ah	RTC	月アラームレジスタ	RMONAR	8	8	2～3PCLKB	2ICLK	RTCd
0008 C41Ah	RTC	バイナリカウンタ1アラーム許可レジスタ	BCNT1AER	8	8	2～3PCLKB	2ICLK	RTCd
0008 C41Ch	RTC	年アラームレジスタ	RYRAR	16	16	2～3PCLKB	2ICLK	RTCd
0008 C41Ch	RTC	バイナリカウンタ2アラーム許可レジスタ	BCNT2AER	16	16	2～3PCLKB	2ICLK	RTCd
0008 C41Eh	RTC	年アラーム許可レジスタ	RYRAREN	8	8	2～3PCLKB	2ICLK	RTCd
0008 C41Eh	RTC	バイナリカウンタ3アラーム許可レジスタ	BCNT3AER	8	8	2～3PCLKB	2ICLK	RTCd
0008 C422h	RTC	RTCコントロールレジスタ1	RCR1	8	8	2～3PCLKB	2ICLK	RTCd
0008 C424h	RTC	RTCコントロールレジスタ2	RCR2	8	8	2～3PCLKB	2ICLK	RTCd
0008 C426h	RTC	RTCコントロールレジスタ3	RCR3	8	8	2～3PCLKB	2ICLK	RTCd
0008 C428h	RTC	RTCコントロールレジスタ4	RCR4	8	8	2～3PCLKB	2ICLK	RTCd
0008 C42Ah	RTC	周波数レジスタH	RFRH	16	16	2～3PCLKB	2ICLK	RTCd
0008 C42Ch	RTC	周波数レジスタL	RFRL	16	16	2～3PCLKB	2ICLK	RTCd
0008 C42Eh	RTC	時間誤差補正レジスタ	RADJ	8	8	2～3PCLKB	2ICLK	RTCd
0008 C440h	RTC	時間キャプチャ制御レジスタ0	RTCCR0	8	8	2～3PCLKB	2ICLK	RTCd
0008 C442h	RTC	時間キャプチャ制御レジスタ1	RTCCR1	8	8	2～3PCLKB	2ICLK	RTCd
0008 C444h	RTC	時間キャプチャ制御レジスタ2	RTCCR2	8	8	2～3PCLKB	2ICLK	RTCd
0008 C452h	RTC	秒キャプチャレジスタ0	RSECCP0	8	8	2～3PCLKB	2ICLK	RTCd

表4.1 I/O レジスタアドレス一覧 (33 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0008 C452h	RTC	BCNT0キャプチャレジスタ0	BCNT0CP0	8	8	2～3PCLKB	2ICLK	RTCd
0008 C454h	RTC	分キャプチャレジスタ0	RMINCP0	8	8	2～3PCLKB	2ICLK	RTCd
0008 C454h	RTC	BCNT1キャプチャレジスタ0	BCNT1CP0	8	8	2～3PCLKB	2ICLK	RTCd
0008 C456h	RTC	時キャプチャレジスタ0	RHRCP0	8	8	2～3PCLKB	2ICLK	RTCd
0008 C456h	RTC	BCNT2キャプチャレジスタ0	BCNT2CP0	8	8	2～3PCLKB	2ICLK	RTCd
0008 C45Ah	RTC	日キャプチャレジスタ0	RDAYCP0	8	8	2～3PCLKB	2ICLK	RTCd
0008 C45Ah	RTC	BCNT3キャプチャレジスタ0	BCNT3CP0	8	8	2～3PCLKB	2ICLK	RTCd
0008 C45Ch	RTC	月キャプチャレジスタ0	RMONCP0	8	8	2～3PCLKB	2ICLK	RTCd
0008 C462h	RTC	秒キャプチャレジスタ1	RSECCP1	8	8	2～3PCLKB	2ICLK	RTCd
0008 C462h	RTC	BCNT0キャプチャレジスタ1	BCNT0CP1	8	8	2～3PCLKB	2ICLK	RTCd
0008 C464h	RTC	分キャプチャレジスタ1	RMINCP1	8	8	2～3PCLKB	2ICLK	RTCd
0008 C464h	RTC	BCNT1キャプチャレジスタ1	BCNT1CP1	8	8	2～3PCLKB	2ICLK	RTCd
0008 C466h	RTC	時キャプチャレジスタ1	RHRCP1	8	8	2～3PCLKB	2ICLK	RTCd
0008 C466h	RTC	BCNT2キャプチャレジスタ1	BCNT2CP1	8	8	2～3PCLKB	2ICLK	RTCd
0008 C46Ah	RTC	日キャプチャレジスタ1	RDAYCP1	8	8	2～3PCLKB	2ICLK	RTCd
0008 C46Ah	RTC	BCNT3キャプチャレジスタ1	BCNT3CP1	8	8	2～3PCLKB	2ICLK	RTCd
0008 C46Ch	RTC	月キャプチャレジスタ1	RMONCP1	8	8	2～3PCLKB	2ICLK	RTCd
0008 C472h	RTC	秒キャプチャレジスタ2	RSECCP2	8	8	2～3PCLKB	2ICLK	RTCd
0008 C472h	RTC	BCNT0キャプチャレジスタ2	BCNT0CP2	8	8	2～3PCLKB	2ICLK	RTCd
0008 C474h	RTC	分キャプチャレジスタ2	RMINCP2	8	8	2～3PCLKB	2ICLK	RTCd
0008 C474h	RTC	BCNT1キャプチャレジスタ2	BCNT1CP2	8	8	2～3PCLKB	2ICLK	RTCd
0008 C476h	RTC	時キャプチャレジスタ2	RHRCP2	8	8	2～3PCLKB	2ICLK	RTCd
0008 C476h	RTC	BCNT2キャプチャレジスタ2	BCNT2CP2	8	8	2～3PCLKB	2ICLK	RTCd
0008 C47Ah	RTC	日キャプチャレジスタ2	RDAYCP2	8	8	2～3PCLKB	2ICLK	RTCd
0008 C47Ah	RTC	BCNT3キャプチャレジスタ2	BCNT3CP2	8	8	2～3PCLKB	2ICLK	RTCd
0008 C47Ch	RTC	月キャプチャレジスタ2	RMONCP2	8	8	2～3PCLKB	2ICLK	RTCd
0008 C4C0h	POE3	入力レベルコントロール/ステータスレジスタ1	ICSR1	16	16	2～3PCLKB	2ICLK	POE3a
0008 C4C2h	POE3	出力レベルコントロール/ステータスレジスタ1	OCSR1	16	16	2～3PCLKB	2ICLK	POE3a
0008 C4C4h	POE3	入力レベルコントロール/ステータスレジスタ2	ICSR2	16	16	2～3PCLKB	2ICLK	POE3a
0008 C4C6h	POE3	出力レベルコントロール/ステータスレジスタ2	OCSR2	16	16	2～3PCLKB	2ICLK	POE3a
0008 C4C8h	POE3	入力レベルコントロール/ステータスレジスタ3	ICSR3	16	16	2～3PCLKB	2ICLK	POE3a
0008 C4CAh	POE3	ソフトウェアポートアウトブッティネーブルレジスタ	SPOER	8	8	2～3PCLKB	2ICLK	POE3a
0008 C4CBh	POE3	ポートアウトブッティネーブルコントロールレジスタ1	POECR1	8	8	2～3PCLKB	2ICLK	POE3a
0008 C4CCh	POE3	ポートアウトブッティネーブルコントロールレジスタ2	POECR2	16	16	2～3PCLKB	2ICLK	POE3a
0008 C4D0h	POE3	ポートアウトブッティネーブルコントロールレジスタ4	POECR4	16	16	2～3PCLKB	2ICLK	POE3a
0008 C4D2h	POE3	ポートアウトブッティネーブルコントロールレジスタ5	POECR5	16	16	2～3PCLKB	2ICLK	POE3a
0008 C4D6h	POE3	入力レベルコントロール/ステータスレジスタ4	ICSR4	16	16	2～3PCLKB	2ICLK	POE3a
0008 C4D8h	POE3	入力レベルコントロール/ステータスレジスタ5	ICSR5	16	16	2～3PCLKB	2ICLK	POE3a
0008 C4DAh	POE3	アクティブレベルレジスタ1	ALR1	16	16	2～3PCLKB	2ICLK	POE3a
0008 C4DCh	POE3	入力レベルコントロール/ステータスレジスタ6	ICSR6	16	16	2～3PCLKB	2ICLK	POE3a
0008 C4E4h	POE3	MTU0端子選択レジスタ1	M0SELR1	8	8	2～3PCLKB	2ICLK	POE3a
0008 C4E5h	POE3	MTU0端子選択レジスタ2	M0SELR2	8	8	2～3PCLKB	2ICLK	POE3a
0008 C4E6h	POE3	MTU3端子選択レジスタ	M3SELR	8	8	2～3PCLKB	2ICLK	POE3a
0008 C4E7h	POE3	MTU4端子選択レジスタ1	M4SELR1	8	8	2～3PCLKB	2ICLK	POE3a
0008 C4E8h	POE3	MTU4端子選択レジスタ2	M4SELR2	8	8	2～3PCLKB	2ICLK	POE3a
0008 C4EAh	POE3	MTU6端子選択レジスタ	M6SELR	8	8	2～3PCLKB	2ICLK	POE3a
0008 C500h	TEMPS	温度センサコントロールレジスタ	TSCR	8	8	2～3PCLKB	2ICLK	TEMPS
0008 C5C0h	DA	D/A A/D 同期ユニット選択レジスタ	DAADUSR	8	8	2～3PCLKB	2ICLK	R12DA
0009 0200h～ 0009 03FFh	CAN0	メールボックスレジスタ0～31	MB0～31	128	8, 16, 32 (注6)	2～3PCLKB	2ICLK	CAN

表4.1 I/O レジスタアドレス一覧 (34 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
0009 0400h ~ 0009 041Fh	CAN0	マスクレジスタ0~7	MKR0~7	32	8, 16, 32	2~3PCLKB	2ICLK	CAN
0009 0420h	CAN0	FIFO受信ID比較レジスタ0	FIDCR0	32	8, 16, 32	2~3PCLKB	2ICLK	CAN
0009 0424h	CAN0	FIFO受信ID比較レジスタ1	FIDCR1	32	8, 16, 32	2~3PCLKB	2ICLK	CAN
0009 0428h	CAN0	マスク無効レジスタ	MKIVLR	32	8, 16, 32	2~3PCLKB	2ICLK	CAN
0009 042Ch	CAN0	メールボックス割り込み許可レジスタ	MIER	32	8, 16, 32	2~3PCLKB	2ICLK	CAN
0009 0820h ~ 0009 083Fh	CAN0	メッセージ制御レジスタ0~31	MCTL0~31	8	8	2~3PCLKB	2ICLK	CAN
0009 0840h	CAN0	制御レジスタ	CTLR	16	8, 16	2~3PCLKB	2ICLK	CAN
0009 0842h	CAN0	ステータスレジスタ	STR	16	8, 16	2~3PCLKB	2ICLK	CAN
0009 0844h	CAN0	ビットコンフィギュレーションレジスタ	BCR	32	8, 16, 32	2~3PCLKB	2ICLK	CAN
0009 0848h	CAN0	受信FIFO制御レジスタ	RFCR	8	8	2~3PCLKB	2ICLK	CAN
0009 0849h	CAN0	受信FIFOポインタ制御レジスタ	RFPCR	8	8	2~3PCLKB	2ICLK	CAN
0009 084Ah	CAN0	送信FIFO制御レジスタ	TFCR	8	8	2~3PCLKB	2ICLK	CAN
0009 084Bh	CAN0	送信FIFOポインタ制御レジスタ	TFPCR	8	8	2~3PCLKB	2ICLK	CAN
0009 084Ch	CAN0	エラー割り込み許可レジスタ	EIER	8	8	2~3PCLKB	2ICLK	CAN
0009 084Dh	CAN0	エラー割り込み要因判定レジスタ	EIFR	8	8	2~3PCLKB	2ICLK	CAN
0009 084Eh	CAN0	受信エラーカウントレジスタ	RECR	8	8	2~3PCLKB	2ICLK	CAN
0009 084Fh	CAN0	送信エラーカウントレジスタ	TECR	8	8	2~3PCLKB	2ICLK	CAN
0009 0850h	CAN0	エラーコード格納レジスタ	ECSR	8	8	2~3PCLKB	2ICLK	CAN
0009 0851h	CAN0	チャネルサーチサポートレジスタ	CSSR	8	8	2~3PCLKB	2ICLK	CAN
0009 0852h	CAN0	メールボックスサーチステータスレジスタ	MSSR	8	8	2~3PCLKB	2ICLK	CAN
0009 0853h	CAN0	メールボックスサーチモードレジスタ	MSMR	8	8	2~3PCLKB	2ICLK	CAN
0009 0854h	CAN0	タイムスタンプレジスタ	TSR	16	16	2~3PCLKB	2ICLK	CAN
0009 0856h	CAN0	アクセプタンスフィルタサポートレジスタ	AFSR	16	16	2~3PCLKB	2ICLK	CAN
0009 0858h	CAN0	テスト制御レジスタ	TCR	8	8	2~3PCLKB	2ICLK	CAN
0009 1200h ~ 0009 13FFh	CAN1	メールボックスレジスタ0~31	MB0~31	128	8, 16, 32 (注6)	2~3PCLKB	2ICLK	CAN
0009 1400h ~ 0009 141Fh	CAN1	マスクレジスタ0~7	MKR0~7	32	8, 16, 32	2~3PCLKB	2ICLK	CAN
0009 1420h	CAN1	FIFO受信ID比較レジスタ0	FIDCR0	32	8, 16, 32	2~3PCLKB	2ICLK	CAN
0009 1424h	CAN1	FIFO受信ID比較レジスタ1	FIDCR1	32	8, 16, 32	2~3PCLKB	2ICLK	CAN
0009 1428h	CAN1	マスク無効レジスタ	MKIVLR	32	8, 16, 32	2~3PCLKB	2ICLK	CAN
0009 142Ch	CAN1	メールボックス割り込み許可レジスタ	MIER	32	8, 16, 32	2~3PCLKB	2ICLK	CAN
0009 1820h ~ 0009 183Fh	CAN1	メッセージ制御レジスタ0~31	MCTL0~31	8	8	2~3PCLKB	2ICLK	CAN
0009 1840h	CAN1	制御レジスタ	CTLR	16	8, 16	2~3PCLKB	2ICLK	CAN
0009 1842h	CAN1	ステータスレジスタ	STR	16	8, 16	2~3PCLKB	2ICLK	CAN
0009 1844h	CAN1	ビットコンフィギュレーションレジスタ	BCR	32	8, 16, 32	2~3PCLKB	2ICLK	CAN
0009 1848h	CAN1	受信FIFO制御レジスタ	RFCR	8	8	2~3PCLKB	2ICLK	CAN
0009 1849h	CAN1	受信FIFOポインタ制御レジスタ	RFPCR	8	8	2~3PCLKB	2ICLK	CAN
0009 184Ah	CAN1	送信FIFO制御レジスタ	TFCR	8	8	2~3PCLKB	2ICLK	CAN
0009 184Bh	CAN1	送信FIFOポインタ制御レジスタ	TFPCR	8	8	2~3PCLKB	2ICLK	CAN
0009 184Ch	CAN1	エラー割り込み許可レジスタ	EIER	8	8	2~3PCLKB	2ICLK	CAN
0009 184Dh	CAN1	エラー割り込み要因判定レジスタ	EIFR	8	8	2~3PCLKB	2ICLK	CAN
0009 184Eh	CAN1	受信エラーカウントレジスタ	RECR	8	8	2~3PCLKB	2ICLK	CAN
0009 184Fh	CAN1	送信エラーカウントレジスタ	TECR	8	8	2~3PCLKB	2ICLK	CAN
0009 1850h	CAN1	エラーコード格納レジスタ	ECSR	8	8	2~3PCLKB	2ICLK	CAN
0009 1851h	CAN1	チャネルサーチサポートレジスタ	CSSR	8	8	2~3PCLKB	2ICLK	CAN
0009 1852h	CAN1	メールボックスサーチステータスレジスタ	MSSR	8	8	2~3PCLKB	2ICLK	CAN
0009 1853h	CAN1	メールボックスサーチモードレジスタ	MSMR	8	8	2~3PCLKB	2ICLK	CAN
0009 1854h	CAN1	タイムスタンプレジスタ	TSR	16	16	2~3PCLKB	2ICLK	CAN
0009 1856h	CAN1	アクセプタンスフィルタサポートレジスタ	AFSR	16	16	2~3PCLKB	2ICLK	CAN
0009 1858h	CAN1	テスト制御レジスタ	TCR	8	8	2~3PCLKB	2ICLK	CAN

表4.1 I/O レジスタアドレス一覧 (35 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLK の場合	ICLK < PCLK の場合	
0009 4200h	CMTW0	タイマスタートレジスタ	CMWSTR	16	16	2 ~ 3PCLKB	2ICLK	CMTW
0009 4204h	CMTW0	タイマコントロールレジスタ	CMWCR	16	16	2 ~ 3PCLKB	2ICLK	CMTW
0009 4208h	CMTW0	タイマ I/O コントロールレジスタ	CMWIOR	16	16	2 ~ 3PCLKB	2ICLK	CMTW
0009 4210h	CMTW0	タイマカウンタ	CMWCNT	32	32	2 ~ 3PCLKB	2ICLK	CMTW
0009 4214h	CMTW0	コンペアマッチコンスタントレジスタ	CMWCOR	32	32	2 ~ 3PCLKB	2ICLK	CMTW
0009 4218h	CMTW0	インプットキャプチャレジスタ 0	CMWICR0	32	32	2 ~ 3PCLKB	2ICLK	CMTW
0009 421Ch	CMTW0	インプットキャプチャレジスタ 1	CMWICR1	32	32	2 ~ 3PCLKB	2ICLK	CMTW
0009 4220h	CMTW0	アウトプットコンペアレジスタ 0	CMWOCR0	32	32	2 ~ 3PCLKB	2ICLK	CMTW
0009 4224h	CMTW0	アウトプットコンペアレジスタ 1	CMWOCR1	32	32	2 ~ 3PCLKB	2ICLK	CMTW
0009 4280h	CMTW1	タイマスタートレジスタ	CMWSTR	16	16	2 ~ 3PCLKB	2ICLK	CMTW
0009 4284h	CMTW1	タイマコントロールレジスタ	CMWCR	16	16	2 ~ 3PCLKB	2ICLK	CMTW
0009 4288h	CMTW1	タイマ I/O コントロールレジスタ	CMWIOR	16	16	2 ~ 3PCLKB	2ICLK	CMTW
0009 4290h	CMTW1	タイマカウンタ	CMWCNT	32	32	2 ~ 3PCLKB	2ICLK	CMTW
0009 4294h	CMTW1	コンペアマッチコンスタントレジスタ	CMWCOR	32	32	2 ~ 3PCLKB	2ICLK	CMTW
0009 4298h	CMTW1	インプットキャプチャレジスタ 0	CMWICR0	32	32	2 ~ 3PCLKB	2ICLK	CMTW
0009 429Ch	CMTW1	インプットキャプチャレジスタ 1	CMWICR1	32	32	2 ~ 3PCLKB	2ICLK	CMTW
0009 42A0h	CMTW1	アウトプットコンペアレジスタ 0	CMWOCR0	32	32	2 ~ 3PCLKB	2ICLK	CMTW
0009 42A4h	CMTW1	アウトプットコンペアレジスタ 1	CMWOCR1	32	32	2 ~ 3PCLKB	2ICLK	CMTW
0009 5000h	SDSI	FN1 アクセス制御レジスタ	FN1ACCR	32	32	10 ~ 11PCLKB	2 ~ 6ICLK	SDSI
0009 5004h	SDSI	割り込みイネーブル制御レジスタ 1	INTENCR1	8	8	7 ~ 8PCLKB	2 ~ 5ICLK	SDSI
0009 5005h	SDSI	割り込みステータスレジスタ 1	INTSR1	8	8	7 ~ 8PCLKB	2 ~ 5ICLK	SDSI
0009 5006h	SDSI	SD コマンド制御レジスタ	SDCMDCR	8	8	7 ~ 8PCLKB	2 ~ 5ICLK	SDSI
0009 5007h	SDSI	SD コマンドアクセスアドレス 0 レジスタ	SDCADD0R	8	8	7 ~ 8PCLKB	2 ~ 5ICLK	SDSI
0009 5008h	SDSI	SD コマンドアクセスアドレス 1 レジスタ	SDCADD1R	8	8	7 ~ 8PCLKB	2 ~ 5ICLK	SDSI
0009 5009h	SDSI	SD コマンドアクセスアドレス 2 レジスタ	SDCADD2R	8	8	7 ~ 8PCLKB	2 ~ 5ICLK	SDSI
0009 500Ah	SDSI	SDSI 制御レジスタ 1	SDSICR1	8	8	7 ~ 8PCLKB	2 ~ 5ICLK	SDSI
0009 500Bh	SDSI	DMA 制御レジスタ 1	DMACR1	8	8	7 ~ 8PCLKB	2 ~ 5ICLK	SDSI
0009 500Ch	SDSI	ブロックカウンタ	BLKCNT	16	16	8 ~ 9PCLKB	2 ~ 5ICLK	SDSI
0009 500Eh	SDSI	バイトカウンタ	BYTCNT	16	16	8 ~ 9PCLKB	2 ~ 5ICLK	SDSI
0009 5010h	SDSI	DMA 転送アドレスレジスタ	DMATRADDR	32	32	10 ~ 11PCLKB	2 ~ 6ICLK	SDSI
0009 5100h	SDSI	SDSI 制御レジスタ 2	SDSICR2	32	32	2 ~ 3PCLKB	2ICLK	SDSI
0009 5104h	SDSI	SDSI 制御レジスタ 3	SDSICR3	32	32	2 ~ 3PCLKB	2ICLK	SDSI
0009 5108h	SDSI	割り込みイネーブル制御レジスタ 2	INTENCR2	32	32	2 ~ 3PCLKB	2ICLK	SDSI
0009 510Ch	SDSI	割り込みステータスレジスタ 2	INTSR2	32	32	2 ~ 3PCLKB	2ICLK	SDSI
0009 5110h	SDSI	DMA 制御レジスタ 2	DMACR2	32	32	2 ~ 3PCLKB	2ICLK	SDSI
0009 5200h ~ 0009 526Bh	SDSI	CIS データレジスタ 0 ~ 26	CISDATAR0 ~ 26	32	32	2 ~ 3PCLKB	2ICLK	SDSI
0009 5270h	SDSI	FBR 設定レジスタ 1	FBR1	32	32	2 ~ 3PCLKB	2ICLK	SDSI
0009 5274h	SDSI	FBR 設定レジスタ 2	FBR2	32	32	2 ~ 3PCLKB	2ICLK	SDSI
0009 5278h	SDSI	FBR 設定レジスタ 3	FBR3	32	32	2 ~ 3PCLKB	2ICLK	SDSI
0009 527Ch	SDSI	FBR 設定レジスタ 4	FBR4	32	32	2 ~ 3PCLKB	2ICLK	SDSI
0009 5280h	SDSI	FBR 設定レジスタ 5	FBR5	32	32	2 ~ 3PCLKB	2ICLK	SDSI
0009 5800h ~ 0009 58FFh	SDSI	FN1 データレジスタ 10 ~ 163	FN1DATAR10 ~ 163	32	8, 32	10 ~ 11PCLKB	2 ~ 6ICLK	SDSI
0009 5900h ~ 0009 59FFh	SDSI	FN1 データレジスタ 20 ~ 263	FN1DATAR20 ~ 263	32	8, 32	10 ~ 11PCLKB	2 ~ 6ICLK	SDSI
0009 5A00h ~ 0009 5AFFh	SDSI	FN1 データレジスタ 30 ~ 363	FN1DATAR30 ~ 363	32	8, 32	10 ~ 11PCLKB	2 ~ 6ICLK	SDSI
0009 5B00h	SDSI	FN1 割り込みベクタレジスタ	FN1INTVECR	8	8	7 ~ 8PCLKB	2 ~ 5ICLK	SDSI
0009 5B01h	SDSI	FN1 割り込みクリアレジスタ	FN1INTCLR	8	8	7 ~ 8PCLKB	2 ~ 5ICLK	SDSI
0009 5C00h ~ 0009 5FFFh	SDSI	FN1 データレジスタ 50 ~ 5255	FN1DATAR50 ~ 5255	32	8, 32	7 ~ 8PCLKB	2 ~ 5ICLK	SDSI
000A 0000h	USB0	システムコンフィギュレーションコントロール レジスタ	SYSCFG	16	16	3 ~ 4PCLKB	2ICLK	USBb

表4.1 I/O レジスタアドレス一覧 (36 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
000A 0004h	USB0	システムコンフィギュレーションステータスレジスタ0	SYSSTS0	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の整数切り上げ以上 (注5)	USBb
000A 0008h	USB0	デバイスステートコントロールレジスタ0	DVSTCTR0	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の整数切り上げ以上 (注5)	USBb
000A 0014h	USB0	CFIFOポートレジスタ	CFIFO	16	8, 16	3～4PCLKB	2ICLK	USBb
000A 0018h	USB0	D0FIFOポートレジスタ	D0FIFO	16	8, 16	3～4PCLKB	2ICLK	USBb
000A 001Ch	USB0	D1FIFOポートレジスタ	D1FIFO	16	8, 16	3～4PCLKB	2ICLK	USBb
000A 0020h	USB0	CFIFOポート選択レジスタ	CFIFOSEL	16	16	3～4PCLKB	2ICLK	USBb
000A 0022h	USB0	CFIFOポートコントロールレジスタ	CFIFOCTR	16	16	3～4PCLKB	2ICLK	USBb
000A 0028h	USB0	D0FIFOポート選択レジスタ	D0FIFOSEL	16	16	3～4PCLKB	2ICLK	USBb
000A 002Ah	USB0	D0FIFOポートコントロールレジスタ	D0FIFOCTR	16	16	3～4PCLKB	2ICLK	USBb
000A 002Ch	USB0	D1FIFOポート選択レジスタ	D1FIFOSEL	16	16	3～4PCLKB	2ICLK	USBb
000A 002Eh	USB0	D1FIFOポートコントロールレジスタ	D1FIFOCTR	16	16	3～4PCLKB	2ICLK	USBb
000A 0030h	USB0	割り込み許可レジスタ0	INTENB0	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 0032h	USB0	割り込み許可レジスタ1	INTENB1	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 0036h	USB0	BRDY割り込み許可レジスタ	BRDYENB	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 0038h	USB0	NRDY割り込み許可レジスタ	NRDYENB	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 003Ah	USB0	BEMP割り込み許可レジスタ	BEMPENB	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 003Ch	USB0	SOF出力コンフィギュレーションレジスタ	SOFCFG	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 0040h	USB0	割り込みステータスレジスタ0	INTSTS0	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 0042h	USB0	割り込みステータスレジスタ1	INTSTS1	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 0046h	USB0	BRDY割り込みステータスレジスタ	BRDYSTS	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 0048h	USB0	NRDY割り込みステータスレジスタ	NRDYSTS	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 004Ah	USB0	BEMP割り込みステータスレジスタ	BEMPSTS	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 004Ch	USB0	フレームナンバレジスタ	FRMNUM	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 004Eh	USB0	デバイスステート切り替えレジスタ	DVCHGR	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 0050h	USB0	USBアドレスレジスタ	USBADDR	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 0054h	USB0	USBリクエストタイプレジスタ	USBREQ	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 0056h	USB0	USBリクエストバリュレジスタ	USBVAL	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 0058h	USB0	USBリクエストインデックスレジスタ	USBINDX	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 005Ah	USB0	USBリクエストレンクスレジスタ	USBLENG	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb
000A 005Ch	USB0	DCPコンフィギュレーションレジスタ	DCPCFG	16	16	9PCLKB以上	1+9×(ICLK/PCLKBの周波数比)の周波数 (注5)	USBb

表4.1 I/O レジスタアドレス一覧 (37 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
000A 005Eh	USB0	DCP マックスパケットサイズレジスタ	DCPMAXP	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0060h	USB0	DCP コントロールレジスタ	DCPCTR	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0064h	USB0	パイプウィンドウ選択レジスタ	PIPESEL	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0068h	USB0	パイプコンフィギュレーションレジスタ	PIPECFG	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 006Ch	USB0	パイプマックスパケットサイズレジスタ	PIPEMAXP	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 006Eh	USB0	パイプ周期制御レジスタ	PIPEPERI	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0070h	USB0	パイプ1コントロールレジスタ	PIPE1CTR	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0072h	USB0	パイプ2コントロールレジスタ	PIPE2CTR	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0074h	USB0	パイプ3コントロールレジスタ	PIPE3CTR	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0076h	USB0	パイプ4コントロールレジスタ	PIPE4CTR	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0078h	USB0	パイプ5コントロールレジスタ	PIPE5CTR	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 007Ah	USB0	パイプ6コントロールレジスタ	PIPE6CTR	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 007Ch	USB0	パイプ7コントロールレジスタ	PIPE7CTR	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 007Eh	USB0	パイプ8コントロールレジスタ	PIPE8CTR	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0080h	USB0	パイプ9コントロールレジスタ	PIPE9CTR	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0090h	USB0	パイプ1 トランザクションカウンタインエーブルレジスタ	PIPE1TRE	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0092h	USB0	パイプ1 トランザクションカウンタレジスタ	PIPE1TRN	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0094h	USB0	パイプ2 トランザクションカウンタインエーブルレジスタ	PIPE2TRE	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0096h	USB0	パイプ2 トランザクションカウンタレジスタ	PIPE2TRN	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0098h	USB0	パイプ3 トランザクションカウンタインエーブルレジスタ	PIPE3TRE	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 009Ah	USB0	パイプ3 トランザクションカウンタレジスタ	PIPE3TRN	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 009Ch	USB0	パイプ4 トランザクションカウンタインエーブルレジスタ	PIPE4TRE	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 009Eh	USB0	パイプ4 トランザクションカウンタレジスタ	PIPE4TRN	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 00A0h	USB0	パイプ5 トランザクションカウンタインエーブルレジスタ	PIPE5TRE	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 00A2h	USB0	パイプ5 トランザクションカウンタレジスタ	PIPE5TRN	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 00D0h	USB0	デバイスアドレス0コンフィギュレーションレジスタ	DEVADD0	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb

表4.1 I/O レジスタアドレス一覧 (38 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLK の場合	ICLK < PCLK の場合	
000A 00D2h	USB0	デバイスアドレス1コンフィギュレーションレジスタ	DEVADD1	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 00D4h	USB0	デバイスアドレス2コンフィギュレーションレジスタ	DEVADD2	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 00D6h	USB0	デバイスアドレス3コンフィギュレーションレジスタ	DEVADD3	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 00D8h	USB0	デバイスアドレス4コンフィギュレーションレジスタ	DEVADD4	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 00DAh	USB0	デバイスアドレス5コンフィギュレーションレジスタ	DEVADD5	16	16	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 00F0h	USB0	PHYクロスポイント調整レジスタ	PHYSLEW	32	32	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0400h	USB	ディーブスタンバイUSB トランシーバ制御/端子 モニタレジスタ	DPUSR0R	32	32	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0404h	USB	ディーブスタンバイUSB サスペンド/レジェーム 割り込みレジスタ	DPUSR1R	32	32	9PCLKB 以上	1+9×(ICLK/PCLKBの 周波数比) ^(注5) の周波数	USBb
000A 0500h	PDC	PDC 制御レジスタ0	PCCR0	32	32	2～3PCLKB	2ICLK	PDC
000A 0504h	PDC	PDC 制御レジスタ1	PCCR1	32	32	2～3PCLKB	2ICLK	PDC
000A 0508h	PDC	PDC ステータスレジスタ	PCSR	32	32	2～3PCLKB	2ICLK	PDC
000A 050Ch	PDC	PDC 端子モニタレジスタ	PCMONR	32	32	2～3PCLKB	2ICLK	PDC
000A 0510h	PDC	PDC 受信データレジスタ	PCDR	32	32	2～3PCLKB	2ICLK	PDC
000A 0514h	PDC	垂直方向キャプチャレジスタ	VCR	32	32	2～3PCLKB	2ICLK	PDC
000A 0518h	PDC	水平方向キャプチャレジスタ	HCR	32	32	2～3PCLKB	2ICLK	PDC
000C 0000h	EDMAC0	EDMAC モードレジスタ	EDMR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0008h	EDMAC0	EDMAC送信要求レジスタ	EDTRR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0010h	EDMAC0	EDMAC受信要求レジスタ	EDRRR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0018h	EDMAC0	送信ディスクリプタリスト先頭アドレスレジ スタ	TDLAR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0020h	EDMAC0	受信ディスクリプタリスト先頭アドレスレジ スタ	RDLAR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0028h	EDMAC0	ETHERC/EDMACステータスレジスタ	EESR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0030h	EDMAC0	ETHERC/EDMACステータス割り込み許可レジ スタ	EESIPR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0038h	EDMAC0	ETHERC/EDMAC送受信ステータスコピー指示 レジスタ	TRSCER	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0040h	EDMAC0	ミスドフレームカウンタレジスタ	RMFCR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0048h	EDMAC0	送信FIFOしきい値指定レジスタ	TFTR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0050h	EDMAC0	FIFO容量指定レジスタ	FDR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0058h	EDMAC0	受信方式制御レジスタ	RMCR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0064h	EDMAC0	送信FIFOアンダフローカウンタ	TFUCR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0068h	EDMAC0	受信FIFOオーバフローカウンタ	RFOCR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 006Ch	EDMAC0	個別出力信号設定レジスタ	IOSR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0070h	EDMAC0	フロー制御開始FIFOしきい値設定レジスタ	FCFTR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0078h	EDMAC0	受信データバディंग挿入設定レジスタ	RPADIR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 007Ch	EDMAC0	送信割り込み設定レジスタ	TRIMD	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 00C8h	EDMAC0	受信バッファライトアドレスレジスタ	RBWAR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 00CCh	EDMAC0	受信ディスクリプタフェッチアドレスレジスタ	RDFAR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 00D4h	EDMAC0	送信バッファリードアドレスレジスタ	TBRAR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 00D8h	EDMAC0	送信ディスクリプタフェッチアドレスレジスタ	TDFAR	32	32	4～5PCLKA	1～3ICLK	EDMACa
000C 0100h	ETHERC0	ETHERCモードレジスタ	ECMR	32	32	13～14PCLKA	1～7ICLK	ETHERC
000C 0108h	ETHERC0	受信フレーム長上限レジスタ	RFLR	32	32	13～14PCLKA	1～7ICLK	ETHERC
000C 0110h	ETHERC0	ETHERCステータスレジスタ	ECSR	32	32	13～14PCLKA	1～7ICLK	ETHERC
000C 0118h	ETHERC0	ETHERC割り込み許可レジスタ	ECSIPR	32	32	13～14PCLKA	1～7ICLK	ETHERC
000C 0120h	ETHERC0	PHY部インタフェースレジスタ	PIR	32	32	13～14PCLKA	1～7ICLK	ETHERC

表4.1 I/O レジスタアドレス一覧 (39 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
000C 0128h	ETHERC0	PHY部ステータスレジスタ	PSR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 0140h	ETHERC0	乱数生成カウンタ上限値設定レジスタ	RDMLR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 0150h	ETHERC0	Interpacket Gap 設定レジスタ	IPGR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 0154h	ETHERC0	自動PAUSE フレーム設定レジスタ	APR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 0158h	ETHERC0	手動PAUSE フレーム設定レジスタ	MPR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 0160h	ETHERC0	受信PAUSE フレームカウンタ	RFCF	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 0164h	ETHERC0	自動PAUSE フレーム再送回数設定レジスタ	TPAUSER	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 0168h	ETHERC0	PAUSE フレーム再送回数カウンタ	TPAUSECR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 016Ch	ETHERC0	ブロードキャストフレーム受信回数設定レジスタ	BCFR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 01C0h	ETHERC0	MAC アドレス上位設定レジスタ	MAHR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 01C8h	ETHERC0	MAC アドレス下位設定レジスタ	MALR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 01D0h	ETHERC0	送信リトライオーバーカウンタレジスタ	TROCR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 01D4h	ETHERC0	遅延衝突検出カウンタレジスタ	CDCR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 01D8h	ETHERC0	キャリア消失カウンタレジスタ	LCCR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 01DCh	ETHERC0	キャリア未検出カウンタレジスタ	CNDCR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 01E4h	ETHERC0	CRC エラーフレーム受信カウンタレジスタ	CEFCR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 01E8h	ETHERC0	フレーム受信エラーカウンタレジスタ	FRECR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 01ECh	ETHERC0	ショートフレーム受信カウンタレジスタ	TSFR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 01F0h	ETHERC0	ロングフレーム受信カウンタレジスタ	TLFR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 01F4h	ETHERC0	端数ビットフレーム受信カウンタレジスタ	RFCR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 01F8h	ETHERC0	マルチキャストアドレスフレーム受信カウンタ レジスタ	MAFCR	32	32	13~14PCLKA	1~7ICLK	ETHERC
000C 1200h	MTU3	タイマコントロールレジスタ	TCR	8	8	4~5PCLKA	1~2ICLK	MTU3a
000C 1201h	MTU4	タイマコントロールレジスタ	TCR	8	8	4~5PCLKA	1~2ICLK	MTU3a
000C 1202h	MTU3	タイマモードレジスタ1	TMDR1	8	8	4~5PCLKA	1~2ICLK	MTU3a
000C 1203h	MTU4	タイマモードレジスタ1	TMDR1	8	8	4~5PCLKA	1~2ICLK	MTU3a
000C 1204h	MTU3	タイマI/O コントロールレジスタH	TIORH	8	8	4~5PCLKA	1~2ICLK	MTU3a
000C 1205h	MTU3	タイマI/O コントロールレジスタL	TIORL	8	8	4~5PCLKA	1~2ICLK	MTU3a
000C 1206h	MTU4	タイマI/O コントロールレジスタH	TIORH	8	8	4~5PCLKA	1~2ICLK	MTU3a
000C 1207h	MTU4	タイマI/O コントロールレジスタL	TIORL	8	8	4~5PCLKA	1~2ICLK	MTU3a
000C 1208h	MTU3	タイマインタラプトイネーブルレジスタ	TIER	8	8	4~5PCLKA	1~2ICLK	MTU3a
000C 1209h	MTU4	タイマインタラプトイネーブルレジスタ	TIER	8	8	4~5PCLKA	1~2ICLK	MTU3a
000C 120Ah	MTU	タイマアウトプットマスタイネーブルレジスタA	TOERA	8	8	4~5PCLKA	1~2ICLK	MTU3a
000C 120Dh	MTU	タイマゲートコントロールレジスタA	TGCRA	8	8	4~5PCLKA	1~2ICLK	MTU3a
000C 120Eh	MTU	タイマアウトプットコントロールレジスタ1A	TOCR1A	8	8	4~5PCLKA	1~2ICLK	MTU3a
000C 120Fh	MTU	タイマアウトプットコントロールレジスタ2A	TOCR2A	8	8	4~5PCLKA	1~2ICLK	MTU3a
000C 1210h	MTU3	タイマカウンタ	TCNT	16	16	4~5PCLKA	1~2ICLK	MTU3a
000C 1212h	MTU4	タイマカウンタ	TCNT	16	16	4~5PCLKA	1~2ICLK	MTU3a
000C 1214h	MTU	タイマ周期データレジスタA	TCRA	16	16	4~5PCLKA	1~2ICLK	MTU3a
000C 1216h	MTU	タイマデッドタイムデータレジスタA	TDDRA	16	16	4~5PCLKA	1~2ICLK	MTU3a
000C 1218h	MTU3	タイマジェネラルレジスタA	TGRA	16	16	4~5PCLKA	1~2ICLK	MTU3a
000C 121Ah	MTU3	タイマジェネラルレジスタB	TGRB	16	16	4~5PCLKA	1~2ICLK	MTU3a
000C 121Ch	MTU4	タイマジェネラルレジスタA	TGRA	16	16	4~5PCLKA	1~2ICLK	MTU3a
000C 121Eh	MTU4	タイマジェネラルレジスタB	TGRB	16	16	4~5PCLKA	1~2ICLK	MTU3a
000C 1220h	MTU	タイマサブカウンタA	TCNTSA	16	16	4~5PCLKA	1~2ICLK	MTU3a
000C 1222h	MTU	タイマ周期バッファレジスタA	TCBRA	16	16	4~5PCLKA	1~2ICLK	MTU3a
000C 1224h	MTU3	タイマジェネラルレジスタC	TGRC	16	16	4~5PCLKA	1~2ICLK	MTU3a
000C 1226h	MTU3	タイマジェネラルレジスタD	TGRD	16	16	4~5PCLKA	1~2ICLK	MTU3a
000C 1228h	MTU4	タイマジェネラルレジスタC	TGRC	16	16	4~5PCLKA	1~2ICLK	MTU3a
000C 122Ah	MTU4	タイマジェネラルレジスタD	TGRD	16	16	4~5PCLKA	1~2ICLK	MTU3a
000C 122Ch	MTU3	タイマステータスレジスタ	TSR	8	8	4~5PCLKA	1~2ICLK	MTU3a
000C 122Dh	MTU4	タイマステータスレジスタ	TSR	8	8	4~5PCLKA	1~2ICLK	MTU3a

表4.1 I/O レジスタアドレス一覧 (40 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
000C 1230h	MTU	タイマ割り込み間引き設定レジスタ 1A	TITCR1A	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1231h	MTU	タイマ割り込み間引き回数カウンタ 1A	TITCNT1A	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1232h	MTU	タイマバッファ転送設定レジスタ A	TBTERA	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1234h	MTU	タイマデッドタイムイネーブルレジスタ A	TDERA	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1236h	MTU	タイマアウトプットレベルバッファレジスタ A	TOLBRA	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1238h	MTU3	タイマバッファ動作転送モードレジスタ	TBTM	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1239h	MTU4	タイマバッファ動作転送モードレジスタ	TBTM	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 123Ah	MTU	タイマ割り込み間引きモードレジスタ A	TITMRA	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 123Bh	MTU	タイマ割り込み間引き設定レジスタ 2A	TITCR2A	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 123Ch	MTU	タイマ割り込み間引き回数カウンタ 2A	TITCNT2A	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1240h	MTU4	タイマ A/D 変換開始要求コントロールレジスタ	TADCR	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1244h	MTU4	タイマ A/D 変換開始要求周期設定レジスタ A	TADCORA	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1246h	MTU4	タイマ A/D 変換開始要求周期設定レジスタ B	TADCORB	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1248h	MTU4	タイマ A/D 変換開始要求周期設定バッファレジスタ A	TADCOBRA	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 124Ah	MTU4	タイマ A/D 変換開始要求周期設定バッファレジスタ B	TADCOBRB	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 124Ch	MTU3	タイマコントロールレジスタ 2	TCR2	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 124Dh	MTU4	タイマコントロールレジスタ 2	TCR2	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1260h	MTU	タイマ波形コントロールレジスタ A	TWCRA	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1270h	MTU	タイマモードレジスタ 2A	TMDR2A	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1272h	MTU3	タイマジェネラルレジスタ E	TGRE	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1274h	MTU4	タイマジェネラルレジスタ E	TGRE	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1276h	MTU4	タイマジェネラルレジスタ F	TGRF	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1280h	MTU	タイマスタートレジスタ A	TSTRA	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1281h	MTU	タイマシンクロレジスタ A	TSYRA	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1282h	MTU	タイマカウンタシンクロスタートレジスタ	TCSYSTR	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1284h	MTU	タイマリードライトイネーブルレジスタ A	TRWERA	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1290h	MTU0	ノイズフィルタコントロールレジスタ 0	NFCR0	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1291h	MTU1	ノイズフィルタコントロールレジスタ 1	NFCR1	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1292h	MTU2	ノイズフィルタコントロールレジスタ 2	NFCR2	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1293h	MTU3	ノイズフィルタコントロールレジスタ 3	NFCR3	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1294h	MTU4	ノイズフィルタコントロールレジスタ 4	NFCR4	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1298h	MTU8	ノイズフィルタコントロールレジスタ 8	NFCR8	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1299h	MTU0	ノイズフィルタコントロールレジスタ C	NFCRC	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1300h	MTU0	タイマコントロールレジスタ	TCR	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1301h	MTU0	タイマモードレジスタ 1	TMDR1	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1302h	MTU0	タイマ I/O コントロールレジスタ H	TIORH	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1303h	MTU0	タイマ I/O コントロールレジスタ L	TIORL	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1304h	MTU0	タイマインタラプトイネーブルレジスタ	TIER	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1306h	MTU0	タイマカウンタ	TCNT	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1308h	MTU0	タイマジェネラルレジスタ A	TGRA	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 130Ah	MTU0	タイマジェネラルレジスタ B	TGRB	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 130Ch	MTU0	タイマジェネラルレジスタ C	TGRC	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 130Eh	MTU0	タイマジェネラルレジスタ D	TGRD	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1320h	MTU0	タイマジェネラルレジスタ E	TGRE	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1322h	MTU0	タイマジェネラルレジスタ F	TGRF	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1324h	MTU0	タイマインタラプトイネーブルレジスタ 2	TIER2	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1326h	MTU0	タイマバッファ動作転送モードレジスタ	TBTM	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1328h	MTU0	タイマコントロールレジスタ 2	TCR2	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1380h	MTU1	タイマコントロールレジスタ	TCR	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1381h	MTU1	タイマモードレジスタ 1	TMDR1	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1382h	MTU1	タイマ I/O コントロールレジスタ	TIOR	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a

表4.1 I/O レジスタアドレス一覧 (41 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
000C 1384h	MTU1	タイミンタラプティネーブルレジスタ	TIER	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1385h	MTU1	タイマステータスレジスタ	TSR	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1386h	MTU1	タイマカウンタ	TCNT	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1388h	MTU1	タイマジェネラルレジスタA	TGRA	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 138Ah	MTU1	タイマジェネラルレジスタB	TGRB	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1390h	MTU1	タイマインプットキャプチャコントロールレジスタ	TICCR	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1391h	MTU1	タイマモードレジスタ3	TMDR3	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1394h	MTU1	タイマコントロールレジスタ2	TCR2	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 13A0h	MTU1	タイマロングワードカウンタ	TCNTLW	32	32	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 13A4h	MTU1	タイマロングワードジェネラルレジスタ	TGRALW	32	32	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 13A8h	MTU1	タイマロングワードジェネラルレジスタ	TGRBLW	32	32	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1400h	MTU2	タイマコントロールレジスタ	TCR	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1401h	MTU2	タイマモードレジスタ1	TMDR1	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1402h	MTU2	タイマI/Oコントロールレジスタ	TIOR	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1404h	MTU2	タイミンタラプティネーブルレジスタ	TIER	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1405h	MTU2	タイマステータスレジスタ	TSR	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1406h	MTU2	タイマカウンタ	TCNT	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1408h	MTU2	タイマジェネラルレジスタA	TGRA	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 140Ah	MTU2	タイマジェネラルレジスタB	TGRB	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 140Ch	MTU2	タイマコントロールレジスタ2	TCR2	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1600h	MTU8	タイマコントロールレジスタ	TCR	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1601h	MTU8	タイマモードレジスタ1	TMDR1	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1602h	MTU8	タイマI/OコントロールレジスタH	TIORH	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1603h	MTU8	タイマI/OコントロールレジスタL	TIORL	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1604h	MTU8	タイミンタラプティネーブルレジスタ	TIER	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1606h	MTU8	タイマコントロールレジスタ2	TCR2	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1608h	MTU8	タイマカウンタ	TCNT	32	32	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 160Ch	MTU8	タイマジェネラルレジスタA	TGRA	32	32	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1610h	MTU8	タイマジェネラルレジスタB	TGRB	32	32	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1614h	MTU8	タイマジェネラルレジスタC	TGRC	32	32	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1618h	MTU8	タイマジェネラルレジスタD	TGRD	32	32	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A00h	MTU6	タイマコントロールレジスタ	TCR	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A01h	MTU7	タイマコントロールレジスタ	TCR	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A02h	MTU6	タイマモードレジスタ1	TMDR1	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A03h	MTU7	タイマモードレジスタ1	TMDR1	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A04h	MTU6	タイマI/OコントロールレジスタH	TIORH	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A05h	MTU6	タイマI/OコントロールレジスタL	TIORL	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A06h	MTU7	タイマI/OコントロールレジスタH	TIORH	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A07h	MTU7	タイマI/OコントロールレジスタL	TIORL	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A08h	MTU6	タイミンタラプティネーブルレジスタ	TIER	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A09h	MTU7	タイミンタラプティネーブルレジスタ	TIER	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A0Ah	MTU	タイマアウトプットマスタイネーブルレジスタB	TOERB	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A0Eh	MTU	タイマアウトプットコントロールレジスタ1B	TOCR1B	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A0Fh	MTU	タイマアウトプットコントロールレジスタ2B	TOCR2B	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A10h	MTU6	タイマカウンタ	TCNT	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A12h	MTU7	タイマカウンタ	TCNT	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A14h	MTU	タイマ周期データレジスタB	TCDRB	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A16h	MTU	タイマデッドタイムデータレジスタB	TDDRB	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A18h	MTU6	タイマジェネラルレジスタA	TGRA	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A1Ah	MTU6	タイマジェネラルレジスタB	TGRB	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A1Ch	MTU7	タイマジェネラルレジスタA	TGRA	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a

表4.1 I/O レジスタアドレス一覧 (42 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLK の場合	ICLK < PCLK の場合	
000C 1A1Eh	MTU7	タイマジェネラルレジスタB	TGRB	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A20h	MTU	タイマサブカウンタB	TCNTSB	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A22h	MTU	タイマ周期バッファレジスタB	TCBRB	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A24h	MTU6	タイマジェネラルレジスタC	TGRC	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A26h	MTU6	タイマジェネラルレジスタD	TGRD	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A28h	MTU7	タイマジェネラルレジスタC	TGRC	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A2Ah	MTU7	タイマジェネラルレジスタD	TGRD	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A2Ch	MTU6	タイマステータスレジスタ	TSR	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A2Dh	MTU7	タイマステータスレジスタ	TSR	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A30h	MTU	タイマ割り込み間引き設定レジスタ1B	TITCR1B	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A31h	MTU	タイマ割り込み間引き回数カウンタ1B	TITCNT1B	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A32h	MTU	タイマバッファ転送設定レジスタB	TBTERB	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A34h	MTU	タイマデッドタイムイネーブルレジスタB	TDERB	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A36h	MTU	タイマアウトプットレベルバッファレジスタB	TOLBRB	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A38h	MTU6	タイマバッファ動作転送モードレジスタ	TBTM	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A39h	MTU7	タイマバッファ動作転送モードレジスタ	TBTM	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A3Ah	MTU	タイマ割り込み間引きモードレジスタB	TITMRB	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A3Bh	MTU	タイマ割り込み間引き設定レジスタ2B	TITCR2B	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A3Ch	MTU	タイマ割り込み間引き回数カウンタ2B	TITCNT2B	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A40h	MTU7	タイマA/D変換開始要求コントロールレジスタ	TADCR	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A44h	MTU7	タイマA/D変換開始要求周期設定レジスタA	TADCORA	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A46h	MTU7	タイマA/D変換開始要求周期設定レジスタB	TADCORB	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A48h	MTU7	タイマA/D変換開始要求周期設定バッファレジスタA	TADCOBRA	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A4Ah	MTU7	タイマA/D変換開始要求周期設定バッファレジスタB	TADCOBRB	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A4Ch	MTU6	タイマコントロールレジスタ2	TCR2	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A4Dh	MTU7	タイマコントロールレジスタ2	TCR2	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A50h	MTU6	タイマシンクロクリアレジスタ	TSYCR	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A60h	MTU	タイマ波形コントロールレジスタB	TWCRB	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A70h	MTU	タイマモードレジスタ2B	TMDR2B	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A72h	MTU6	タイマジェネラルレジスタE	TGRE	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A74h	MTU7	タイマジェネラルレジスタE	TGRE	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A76h	MTU7	タイマジェネラルレジスタF	TGRF	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A80h	MTU	タイマスタートレジスタB	TSTRB	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A81h	MTU	タイマシンクロレジスタB	TSYRB	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A84h	MTU	タイマリードライトイネーブルレジスタB	TRWERB	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A93h	MTU6	ノイズフィルタコントロールレジスタ6	NFCR6	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A94h	MTU7	ノイズフィルタコントロールレジスタ7	NFCR7	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1A95h	MTU5	ノイズフィルタコントロールレジスタ5	NFCR5	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1C80h	MTU5	タイマカウンタU	TCNTU	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1C82h	MTU5	タイマジェネラルレジスタU	TGRU	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1C84h	MTU5	タイマコントロールレジスタU	TCRU	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1C85h	MTU5	タイマコントロールレジスタ2	TCR2U	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1C86h	MTU5	タイマI/OコントロールレジスタU	TIORU	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1C90h	MTU5	タイマカウンタV	TCNTV	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1C92h	MTU5	タイマジェネラルレジスタV	TGRV	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1C94h	MTU5	タイマコントロールレジスタV	TCRV	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1C95h	MTU5	タイマコントロールレジスタ2	TCR2V	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1C96h	MTU5	タイマI/OコントロールレジスタV	TIORV	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1CA0h	MTU5	タイマカウンタW	TCNTW	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1CA2h	MTU5	タイマジェネラルレジスタW	TGRW	16	16	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a
000C 1CA4h	MTU5	タイマコントロールレジスタW	TCRW	8	8	4 ~ 5PCLKA	1 ~ 2ICLK	MTU3a

表4.1 I/O レジスタアドレス一覧 (43 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
000C 1CA5h	MTU5	タイマコントロールレジスタ2	TCR2W	8	8	4～5PCLKA	1～2ICLK	MTU3a
000C 1CA6h	MTU5	タイマI/OコントロールレジスタW	TIORW	8	8	4～5PCLKA	1～2ICLK	MTU3a
000C 1CB2h	MTU5	タイマインタラプトイネーブルレジスタ	TIER	8	8	4～5PCLKA	1～2ICLK	MTU3a
000C 1CB4h	MTU5	タイマスタートレジスタ	TSTR	8	8	4～5PCLKA	1～2ICLK	MTU3a
000C 1CB6h	MTU5	タイマコンベアマッチクリアレジスタ	TCNTCMPCLR	8	8	4～5PCLKA	1～2ICLK	MTU3a
000C 5800h	BSC	拡張バスマスタ優先度制御レジスタ	EBMAPCR	32	32	1～2PCLKA	1ICLK	BSC
000D 0040h	SCI10	シリアルモードレジスタ	SMR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0041h	SCI10	ビットレートレジスタ	BRR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0042h	SCI10	シリアルコントロールレジスタ	SCR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0043h	SCI10	トランスミットデータレジスタ	TDR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0044h	SCI10	シリアルステータスレジスタ	SSR/SSRFIFO	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0045h	SCI10	レシーブデータレジスタ	RDR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0046h	SMCI10	スマートカードモードレジスタ	SCMR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0047h	SCI10	シリアル拡張モードレジスタ	SEMR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0048h	SCI10	ノイズフィルタ設定レジスタ	SNFR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0049h	SCI10	I ² Cモードレジスタ1	SIMR1	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 004Ah	SCI10	I ² Cモードレジスタ2	SIMR2	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 004Bh	SCI10	I ² Cモードレジスタ3	SIMR3	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 004Ch	SCI10	I ² Cステータスレジスタ	SISR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 004Dh	SCI10	SPIモードレジスタ	SPMR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 004Eh	SCI10	トランスミットデータレジスタH	TDRH	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 004Fh	SCI10	トランスミットデータレジスタL	TDRL	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 004Eh	SCI10	トランスミットデータレジスタHL	TDRHL	16	16	5～6PCLKA	1～3ICLK	SCIi
000D 004Eh	SCI10	送信FIFOデータレジスタ	FTDR.H	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 004Fh	SCI10	送信FIFOデータレジスタ	FTDR.L	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 004Eh	SCI10	送信FIFOデータレジスタ	FTDR	16	16	5～6PCLKA	1～3ICLK	SCIi
000D 0050h	SCI10	レシーブデータレジスタH	RDRH	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0051h	SCI10	レシーブデータレジスタL	RDRL	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0050h	SCI10	レシーブデータレジスタHL	RDRHL	16	16	5～6PCLKA	1～3ICLK	SCIi
000D 0050h	SCI10	受信FIFOデータレジスタ	FRDR.H	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0051h	SCI10	受信FIFOデータレジスタ	FRDR.L	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0050h	SCI10	受信FIFOデータレジスタ	FRDR	16	16	5～6PCLKA	1～3ICLK	SCIi
000D 0052h	SCI10	モジュレーションデューティレジスタ	MDDR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0053h	SCI10	データ比較制御レジスタ	DCCR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0054h	SCI10	FIFOコントロールレジスタ	FCR.H	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0055h	SCI10	FIFOコントロールレジスタ	FCR.L	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0054h	SCI10	FIFOコントロールレジスタ	FCR	16	16	5～6PCLKA	1～3ICLK	SCIi
000D 0056h	SCI10	FIFOデータカウントレジスタ	FDR.H	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0057h	SCI10	FIFOデータカウントレジスタ	FDR.L	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0056h	SCI10	FIFOデータカウントレジスタ	FDR	16	16	5～6PCLKA	1～3ICLK	SCIi
000D 0058h	SCI10	ラインステータスレジスタ	LSR.H	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0059h	SCI10	ラインステータスレジスタ	LSR.L	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0058h	SCI10	ラインステータスレジスタ	LSR	16	16	5～6PCLKA	1～3ICLK	SCIi
000D 005Ah	SCI10	比較データレジスタ	CDR.H	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 005Bh	SCI10	比較データレジスタ	CDR.L	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 005Ah	SCI10	比較データレジスタ	CDR	16	16	5～6PCLKA	1～3ICLK	SCIi
000D 005Ch	SCI10	シリアルポートレジスタ	SPTR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0060h	SCI11	シリアルモードレジスタ	SMR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0061h	SCI11	ビットレートレジスタ	BRR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0062h	SCI11	シリアルコントロールレジスタ	SCR	8	8	3～4PCLKA	1～2ICLK	SCIi
000D 0063h	SCI11	トランスミットデータレジスタ	TDR	8	8	3～4PCLKA	1～2ICLK	SCIi

表 4.1 I/O レジスタアドレス一覧 (44 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLK の場合	ICLK < PCLK の場合	
000D 0064h	SCI11	シリアルステータスレジスタ	SSR/ SSRFIFO	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0065h	SCI11	レシーブデータレジスタ	RDR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0066h	SMCI11	スマートカードモードレジスタ	SCMR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0067h	SCI11	シリアル拡張モードレジスタ	SEMR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0068h	SCI11	ノイズフィルタ設定レジスタ	SNFR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0069h	SCI11	I ² C モードレジスタ 1	SIMR1	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 006Ah	SCI11	I ² C モードレジスタ 2	SIMR2	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 006Bh	SCI11	I ² C モードレジスタ 3	SIMR3	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 006Ch	SCI11	I ² C ステータスレジスタ	SISR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 006Dh	SCI11	SPI モードレジスタ	SPMR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 006Eh	SCI11	トランスミットデータレジスタ H	TDRH	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 006Fh	SCI11	トランスミットデータレジスタ L	TDL	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 006Eh	SCI11	トランスミットデータレジスタ HL	TDRHL	16	16	5 ~ 6PCLKA	1 ~ 3ICLK	SCli
000D 006Eh	SCI11	送信 FIFO データレジスタ	FTDR.H	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 006Fh	SCI11	送信 FIFO データレジスタ	FTDR.L	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 006Eh	SCI11	送信 FIFO データレジスタ	FTDR	16	16	5 ~ 6PCLKA	1 ~ 3ICLK	SCli
000D 0070h	SCI11	レシーブデータレジスタ H	RDRH	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0071h	SCI11	レシーブデータレジスタ L	RDL	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0070h	SCI11	レシーブデータレジスタ HL	RDRHL	16	16	5 ~ 6PCLKA	1 ~ 3ICLK	SCli
000D 0070h	SCI11	受信 FIFO データレジスタ	FRDR.H	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0071h	SCI11	受信 FIFO データレジスタ	FRDR.L	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0070h	SCI11	受信 FIFO データレジスタ	FRDR	16	16	5 ~ 6PCLKA	1 ~ 3ICLK	SCli
000D 0072h	SCI11	モジュレーションデュリティレジスタ	MDDR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0073h	SCI11	データ比較制御レジスタ	DCCR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0074h	SCI11	FIFO コントロールレジスタ	FCR.H	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0075h	SCI11	FIFO コントロールレジスタ	FCR.L	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0074h	SCI11	FIFO コントロールレジスタ	FCR	16	16	5 ~ 6PCLKA	1 ~ 3ICLK	SCli
000D 0076h	SCI11	FIFO データカウンタレジスタ	FDR.H	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0077h	SCI11	FIFO データカウンタレジスタ	FDR.L	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0076h	SCI11	FIFO データカウンタレジスタ	FDR	16	16	5 ~ 6PCLKA	1 ~ 3ICLK	SCli
000D 0078h	SCI11	ラインステータスレジスタ	LSR.H	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0079h	SCI11	ラインステータスレジスタ	LSR.L	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0078h	SCI11	ラインステータスレジスタ	LSR	16	16	5 ~ 6PCLKA	1 ~ 3ICLK	SCli
000D 007Ah	SCI11	比較データレジスタ	CDR.H	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 007Bh	SCI11	比較データレジスタ	CDR.L	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 007Ah	SCI11	比較データレジスタ	CDR	16	16	5 ~ 6PCLKA	1 ~ 3ICLK	SCli
000D 007Ch	SCI11	シリアルポートレジスタ	SPTR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	SCli
000D 0100h	RSPI0	RSPI 制御レジスタ	SPCR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0101h	RSPI0	RSPI スレーブセレクト極性レジスタ	SSLP	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0102h	RSPI0	RSPI 端子制御レジスタ	SPPCR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0103h	RSPI0	RSPI ステータスレジスタ	SPSR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0104h	RSPI0	RSPI データレジスタ	SPDR	32	8, 16, 32	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0108h	RSPI0	RSPI シーケンス制御レジスタ	SPSCR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0109h	RSPI0	RSPI シーケンスステータスレジスタ	SPSSR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 010Ah	RSPI0	RSPI ビットレートレジスタ	SPBR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 010Bh	RSPI0	RSPI データコントロールレジスタ	SPDCR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 010Ch	RSPI0	RSPI クロック遅延レジスタ	SPCKD	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 010Dh	RSPI0	RSPI スレーブセレクトネゲート遅延レジスタ	SSLND	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 010Eh	RSPI0	RSPI 次アクセス遅延レジスタ	SPND	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 010Fh	RSPI0	RSPI 制御レジスタ 2	SPCR2	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0110h	RSPI0	RSPI コマンドレジスタ 0	SPCMD0	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc

表4.1 I/O レジスタアドレス一覧 (45 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
000D 0112h	RSPI0	RSPI コマンドレジスタ1	SPCMD1	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0114h	RSPI0	RSPI コマンドレジスタ2	SPCMD2	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0116h	RSPI0	RSPI コマンドレジスタ3	SPCMD3	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0118h	RSPI0	RSPI コマンドレジスタ4	SPCMD4	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 011Ah	RSPI0	RSPI コマンドレジスタ5	SPCMD5	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 011Ch	RSPI0	RSPI コマンドレジスタ6	SPCMD6	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 011Eh	RSPI0	RSPI コマンドレジスタ7	SPCMD7	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0120h	RSPI0	RSPI データコントロールレジスタ2	SPDCR2	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0140h	RSPI1	RSPI 制御レジスタ	SPCR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0141h	RSPI1	RSPI スレーブセレクト極性レジスタ	SSLP	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0142h	RSPI1	RSPI 端子制御レジスタ	SPPCR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0143h	RSPI1	RSPI ステータスレジスタ	SPSR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0144h	RSPI1	RSPI データレジスタ	SPDR	32	8, 16, 32	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0148h	RSPI1	RSPI シーケンス制御レジスタ	SPSCR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0149h	RSPI1	RSPI シーケンスステータスレジスタ	SPSSR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 014Ah	RSPI1	RSPI ビットレートレジスタ	SPBR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 014Bh	RSPI1	RSPI データコントロールレジスタ	SPDCR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 014Ch	RSPI1	RSPI クロック遅延レジスタ	SPCKD	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 014Dh	RSPI1	RSPI スレーブセレクトネゲート遅延レジスタ	SSLND	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 014Eh	RSPI1	RSPI 次アクセス遅延レジスタ	SPND	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 014Fh	RSPI1	RSPI 制御レジスタ2	SPCR2	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0150h	RSPI1	RSPI コマンドレジスタ0	SPCMD0	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0152h	RSPI1	RSPI コマンドレジスタ1	SPCMD1	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0154h	RSPI1	RSPI コマンドレジスタ2	SPCMD2	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0156h	RSPI1	RSPI コマンドレジスタ3	SPCMD3	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0158h	RSPI1	RSPI コマンドレジスタ4	SPCMD4	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 015Ah	RSPI1	RSPI コマンドレジスタ5	SPCMD5	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 015Ch	RSPI1	RSPI コマンドレジスタ6	SPCMD6	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 015Eh	RSPI1	RSPI コマンドレジスタ7	SPCMD7	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0160h	RSPI1	RSPI データコントロールレジスタ2	SPDCR2	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0300h	RSPI2	RSPI 制御レジスタ	SPCR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0301h	RSPI2	RSPI スレーブセレクト極性レジスタ	SSLP	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0302h	RSPI2	RSPI 端子制御レジスタ	SPPCR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0303h	RSPI2	RSPI ステータスレジスタ	SPSR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0304h	RSPI2	RSPI データレジスタ	SPDR	32	8, 16, 32	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0308h	RSPI2	RSPI シーケンス制御レジスタ	SPSCR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0309h	RSPI2	RSPI シーケンスステータスレジスタ	SPSSR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 030Ah	RSPI2	RSPI ビットレートレジスタ	SPBR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 030Bh	RSPI2	RSPI データコントロールレジスタ	SPDCR	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 030Ch	RSPI2	RSPI クロック遅延レジスタ	SPCKD	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 030Dh	RSPI2	RSPI スレーブセレクトネゲート遅延レジスタ	SSLND	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 030Eh	RSPI2	RSPI 次アクセス遅延レジスタ	SPND	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 030Fh	RSPI2	RSPI 制御レジスタ2	SPCR2	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0310h	RSPI2	RSPI コマンドレジスタ0	SPCMD0	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0312h	RSPI2	RSPI コマンドレジスタ1	SPCMD1	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0314h	RSPI2	RSPI コマンドレジスタ2	SPCMD2	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0316h	RSPI2	RSPI コマンドレジスタ3	SPCMD3	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0318h	RSPI2	RSPI コマンドレジスタ4	SPCMD4	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 031Ah	RSPI2	RSPI コマンドレジスタ5	SPCMD5	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 031Ch	RSPI2	RSPI コマンドレジスタ6	SPCMD6	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 031Eh	RSPI2	RSPI コマンドレジスタ7	SPCMD7	16	16	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc
000D 0320h	RSPI2	RSPI データコントロールレジスタ2	SPDCR2	8	8	3 ~ 4PCLKA	1 ~ 2ICLK	RSPIc

表4.1 I/O レジスタアドレス一覧 (46 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLK の場合	ICLK < PCLK の場合	
000E 0000h ~ 000E 03FCh	GLCDC	グラフィック1カラーlookupアップテーブル0 [0 ~ 255]	GR1CLUT0[0 ~ 255]	32	32	5 ~ 6PCLKA (注7)	1 ~ 2ICLK (注7)	GLCDC
000E 0400h ~ 000E 07FCh	GLCDC	グラフィック1カラーlookupアップテーブル1 [0 ~ 255]	GR1CLUT1[0 ~ 255]	32	32	5 ~ 6PCLKA (注7)	1 ~ 2ICLK (注7)	GLCDC
000E 0800h ~ 000E 0BFFCh	GLCDC	グラフィック2カラーlookupアップテーブル0 [0 ~ 255]	GR2CLUT0[0 ~ 255]	32	32	5 ~ 6PCLKA (注7)	1 ~ 2ICLK (注7)	GLCDC
000E 0C00h ~ 000E 0FFCh	GLCDC	グラフィック2カラーlookupアップテーブル1 [0 ~ 255]	GR2CLUT1[0 ~ 255]	32	32	5 ~ 6PCLKA (注7)	1 ~ 2ICLK (注7)	GLCDC
000E 1000h	GLCDC	バックグラウンド画面生成動作制御レジスタ	BGEN	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1004h	GLCDC	自走周期レジスタ	BGPERI	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1008h	GLCDC	同期位置レジスタ	BGSYNC	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 100Ch	GLCDC	垂直サイズレジスタ	BGVSIZE	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1010h	GLCDC	水平サイズレジスタ	BGHSIZE	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1014h	GLCDC	背景色レジスタ	BGCOLOR	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1018h	GLCDC	バックグラウンド画面生成部ステータスマニ タレジスタ	BGMON	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1100h	GLCDC	グラフィック1レジスタ更新制御レジスタ	GR1VEN	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1104h	GLCDC	グラフィック1フレームバッファ読み出し制御レ ジスタ	GR1FLMRD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 110Ch	GLCDC	グラフィック1フレームバッファ制御レジスタ2	GR1FLM2	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1110h	GLCDC	グラフィック1フレームバッファ制御レジスタ3	GR1FLM3	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1118h	GLCDC	グラフィック1フレームバッファ制御レジスタ5	GR1FLM5	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 111Ch	GLCDC	グラフィック1フレームバッファ制御レジスタ6	GR1FLM6	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1120h	GLCDC	グラフィック1アルファブレンド制御レジスタ1	GR1AB1	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1124h	GLCDC	グラフィック1アルファブレンド制御レジスタ2	GR1AB2	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1128h	GLCDC	グラフィック1アルファブレンド制御レジスタ3	GR1AB3	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 112Ch	GLCDC	グラフィック1アルファブレンド制御レジスタ4	GR1AB4	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1130h	GLCDC	グラフィック1アルファブレンド制御レジスタ5	GR1AB5	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1134h	GLCDC	グラフィック1アルファブレンド制御レジスタ6	GR1AB6	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1138h	GLCDC	グラフィック1アルファブレンド制御レジスタ7	GR1AB7	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 113Ch	GLCDC	グラフィック1アルファブレンド制御レジスタ8	GR1AB8	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1140h	GLCDC	グラフィック1アルファブレンド制御レジスタ9	GR1AB9	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 114Ch	GLCDC	グラフィック1背景色制御レジスタ	GR1BASE	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1150h	GLCDC	グラフィック1 CLUT/割り込み制御レジスタ	GR1CLUTINT	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1154h	GLCDC	グラフィック1ステータスマニタレジスタ	GR1MON	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1200h	GLCDC	グラフィック2レジスタ更新制御レジスタ	GR2VEN	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1204h	GLCDC	グラフィック2フレームバッファ読み出し制御レ ジスタ	GR2FLMRD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 120Ch	GLCDC	グラフィック2フレームバッファ制御レジスタ2	GR2FLM2	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1210h	GLCDC	グラフィック2フレームバッファ制御レジスタ3	GR2FLM3	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1218h	GLCDC	グラフィック2フレームバッファ制御レジスタ5	GR2FLM5	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 121Ch	GLCDC	グラフィック2フレームバッファ制御レジスタ6	GR2FLM6	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1220h	GLCDC	グラフィック2アルファブレンド制御レジスタ1	GR2AB1	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1224h	GLCDC	グラフィック2アルファブレンド制御レジスタ2	GR2AB2	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1228h	GLCDC	グラフィック2アルファブレンド制御レジスタ3	GR2AB3	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 122Ch	GLCDC	グラフィック2アルファブレンド制御レジスタ4	GR2AB4	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1230h	GLCDC	グラフィック2アルファブレンド制御レジスタ5	GR2AB5	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1234h	GLCDC	グラフィック2アルファブレンド制御レジスタ6	GR2AB6	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1238h	GLCDC	グラフィック2アルファブレンド制御レジスタ7	GR2AB7	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 123Ch	GLCDC	グラフィック2アルファブレンド制御レジスタ8	GR2AB8	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1240h	GLCDC	グラフィック2アルファブレンド制御レジスタ9	GR2AB9	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 124Ch	GLCDC	グラフィック2背景色制御レジスタ	GR2BASE	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1250h	GLCDC	グラフィック2 CLUT/割り込み制御レジスタ	GR2CLUTINT	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1254h	GLCDC	グラフィック2ステータスマニタレジスタ	GR2MON	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1300h	GLCDC	ガンマ補正G部レジスタ更新制御レジスタ	GAMGVEN	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC

表4.1 I/O レジスタアドレス一覧 (47 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
000E 1304h	GLCDC	ガンマ補正部機能切り替えレジスタ	GAMSW	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1308h	GLCDC	ガンマ補正Gテーブル設定レジスタ1	GAMGLUT1	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 130Ch	GLCDC	ガンマ補正Gテーブル設定レジスタ2	GAMGLUT2	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1310h	GLCDC	ガンマ補正Gテーブル設定レジスタ3	GAMGLUT3	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1314h	GLCDC	ガンマ補正Gテーブル設定レジスタ4	GAMGLUT4	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1318h	GLCDC	ガンマ補正Gテーブル設定レジスタ5	GAMGLUT5	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 131Ch	GLCDC	ガンマ補正Gテーブル設定レジスタ6	GAMGLUT6	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1320h	GLCDC	ガンマ補正Gテーブル設定レジスタ7	GAMGLUT7	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1324h	GLCDC	ガンマ補正Gテーブル設定レジスタ8	GAMGLUT8	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1328h	GLCDC	ガンマ補正G領域設定レジスタ1	GAMGAREA1	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 132Ch	GLCDC	ガンマ補正G領域設定レジスタ2	GAMGAREA2	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1330h	GLCDC	ガンマ補正G領域設定レジスタ3	GAMGAREA3	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1334h	GLCDC	ガンマ補正G領域設定レジスタ4	GAMGAREA4	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1338h	GLCDC	ガンマ補正G領域設定レジスタ5	GAMGAREA5	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1340h	GLCDC	ガンマ補正B部レジスタ更新制御レジスタ	GAMBVEN	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1348h	GLCDC	ガンマ補正Bテーブル設定レジスタ1	GAMBLUT1	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 134Ch	GLCDC	ガンマ補正Bテーブル設定レジスタ2	GAMBLUT2	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1350h	GLCDC	ガンマ補正Bテーブル設定レジスタ3	GAMBLUT3	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1354h	GLCDC	ガンマ補正Bテーブル設定レジスタ4	GAMBLUT4	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1358h	GLCDC	ガンマ補正Bテーブル設定レジスタ5	GAMBLUT5	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 135Ch	GLCDC	ガンマ補正Bテーブル設定レジスタ6	GAMBLUT6	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1360h	GLCDC	ガンマ補正Bテーブル設定レジスタ7	GAMBLUT7	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1364h	GLCDC	ガンマ補正Bテーブル設定レジスタ8	GAMBLUT8	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1368h	GLCDC	ガンマ補正B領域設定レジスタ1	GAMBAREA1	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 136Ch	GLCDC	ガンマ補正B領域設定レジスタ2	GAMBAREA2	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1370h	GLCDC	ガンマ補正B領域設定レジスタ3	GAMBAREA3	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1374h	GLCDC	ガンマ補正B領域設定レジスタ4	GAMBAREA4	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1378h	GLCDC	ガンマ補正B領域設定レジスタ5	GAMBAREA5	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1380h	GLCDC	ガンマ補正R部レジスタ更新制御レジスタ	GAMRVEN	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1388h	GLCDC	ガンマ補正Rテーブル設定レジスタ1	GAMRLUT1	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 138Ch	GLCDC	ガンマ補正Rテーブル設定レジスタ2	GAMRLUT2	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1390h	GLCDC	ガンマ補正Rテーブル設定レジスタ3	GAMRLUT3	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1394h	GLCDC	ガンマ補正Rテーブル設定レジスタ4	GAMRLUT4	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1398h	GLCDC	ガンマ補正Rテーブル設定レジスタ5	GAMRLUT5	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 139Ch	GLCDC	ガンマ補正Rテーブル設定レジスタ6	GAMRLUT6	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 13A0h	GLCDC	ガンマ補正Rテーブル設定レジスタ7	GAMRLUT7	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 13A4h	GLCDC	ガンマ補正Rテーブル設定レジスタ8	GAMRLUT8	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 13A8h	GLCDC	ガンマ補正R領域設定レジスタ1	GAMRAREA1	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 13ACh	GLCDC	ガンマ補正R領域設定レジスタ2	GAMRAREA2	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 13B0h	GLCDC	ガンマ補正R領域設定レジスタ3	GAMRAREA3	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 13B4h	GLCDC	ガンマ補正R領域設定レジスタ4	GAMRAREA4	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 13B8h	GLCDC	ガンマ補正R領域設定レジスタ5	GAMRAREA5	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 13C0h	GLCDC	出力制御部レジスタ更新制御レジスタ	OUTVEN	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 13C4h	GLCDC	出力カウンタフェースレジスタ	OUTSET	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 13C8h	GLCDC	輝度補正レジスタ1	BRIGHT1	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 13CCh	GLCDC	輝度補正レジスタ2	BRIGHT2	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 13D0h	GLCDC	コントラスト補正レジスタ	CONTRAST	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 13D4h	GLCDC	パネルディザ制御レジスタ	PANELDTHA	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 13E4h	GLCDC	出力位相制御レジスタ	CLKPHASE	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1404h	GLCDC	基準タイミング設定レジスタ	TCONTIM	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 1408h	GLCDC	垂直タイミング設定レジスタA1	TCONSTVA1	32	32	2～3PCLKA	1～2ICLK	GLCDC
000E 140Ch	GLCDC	垂直タイミング設定レジスタA2	TCONSTVA2	32	32	2～3PCLKA	1～2ICLK	GLCDC

表4.1 I/O レジスタアドレス一覧 (48 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLKの場合	ICLK < PCLKの場合	
000E 1410h	GLCDC	垂直タイミング設定レジスタ B1	TCONSTVB1	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1414h	GLCDC	垂直タイミング設定レジスタ B2	TCONSTVB2	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1418h	GLCDC	水平タイミング設定レジスタ A1	TCONSTHA1	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 141Ch	GLCDC	水平タイミング設定レジスタ A2	TCONSTHA2	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1420h	GLCDC	水平タイミング設定レジスタ B1	TCONSTHB1	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1424h	GLCDC	水平タイミング設定レジスタ B2	TCONSTHB2	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1428h	GLCDC	データイネーブル極性設定レジスタ	TCONDE	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1440h	GLCDC	ステータス検出制御レジスタ	DTCTEN	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1444h	GLCDC	割り込み要求許可レジスタ	INTEN	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1448h	GLCDC	検出ステータスクリアレジスタ	STCLR	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 144Ch	GLCDC	検出ステータスモニタレジスタ	STMON	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 1450h	GLCDC	パネルクロック制御レジスタ	PANELCLK	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	GLCDC
000E 3000h	DRW2D	ジオメトリコントロールレジスタ	CONTROL	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3000h	DRW2D	ステータスレジスタ	STATUS	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3004h	DRW2D	サーフェスコントロールレジスタ	CONTROL2	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3004h	DRW2D	ハードウェアバージョンレジスタ	HWVER	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3010h	DRW2D	リミッタ1開始値レジスタ	L1START	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3014h	DRW2D	リミッタ2開始値レジスタ	L2START	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3018h	DRW2D	リミッタ3開始値レジスタ	L3START	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 301Ch	DRW2D	リミッタ4開始値レジスタ	L4START	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3020h	DRW2D	リミッタ5開始値レジスタ	L5START	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3024h	DRW2D	リミッタ6開始値レジスタ	L6START	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3028h	DRW2D	リミッタ 1X軸インクリメントレジスタ	L1XADD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 302Ch	DRW2D	リミッタ 2X軸インクリメントレジスタ	L2XADD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3030h	DRW2D	リミッタ 3X軸インクリメントレジスタ	L3XADD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3034h	DRW2D	リミッタ 4X軸インクリメントレジスタ	L4XADD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3038h	DRW2D	リミッタ 5X軸インクリメントレジスタ	L5XADD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 303Ch	DRW2D	リミッタ 6X軸インクリメントレジスタ	L6XADD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3040h	DRW2D	リミッタ 1Y軸インクリメントレジスタ	L1YADD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3044h	DRW2D	リミッタ 2Y軸インクリメントレジスタ	L2YADD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3048h	DRW2D	リミッタ 3Y軸インクリメントレジスタ	L3YADD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 304Ch	DRW2D	リミッタ 4Y軸インクリメントレジスタ	L4YADD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3050h	DRW2D	リミッタ 5Y軸インクリメントレジスタ	L5YADD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3054h	DRW2D	リミッタ 6Y軸インクリメントレジスタ	L6YADD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3058h	DRW2D	リミッタ1バンド幅パラメータレジスタ	L1BAND	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 305Ch	DRW2D	リミッタ2バンド幅パラメータレジスタ	L2BAND	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3064h	DRW2D	ベースカラーレジスタ	COLOR1	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3068h	DRW2D	セカンダリカラーレジスタ	COLOR2	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3074h	DRW2D	パターンレジスタ	PATTERN	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3078h	DRW2D	バウンディングボックスサイズレジスタ	SIZE	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 307Ch	DRW2D	フレームバッファピッチレジスタ	PITCH	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3080h	DRW2D	フレームバッファベースアドレスレジスタ	ORIGIN	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3090h	DRW2D	Uリミッタ開始値レジスタ	LUST	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3094h	DRW2D	UリミッタX軸インクリメントレジスタ	LUXADD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 3098h	DRW2D	UリミッタY軸インクリメントレジスタ	LUYADD	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 309Ch	DRW2D	Vリミッタ開始値整数部レジスタ	LVSTI	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30A0h	DRW2D	Vリミッタ開始値小数部レジスタ	LVSTF	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30A4h	DRW2D	VリミッタX軸インクリメント整数部レジスタ	LVXADDI	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30A8h	DRW2D	VリミッタY軸インクリメント整数部レジスタ	LVYADDI	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30ACh	DRW2D	Vリミッタインクリメント小数部レジスタ	LVYXADDF	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30B4h	DRW2D	テクスチャラインテクセル数レジスタ	TEXPITCH	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30B8h	DRW2D	テクスチャマスクレジスタ	TEXMSK	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D

表 4.1 I/O レジスタ アドレス一覧 (49 / 49)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット 幅	アクセス サイズ	アクセスサイクル数		関連機能
						ICLK ≥ PCLK の場合	ICLK < PCLK の場合	
000E 30BCh	DRW2D	テキストチャプスアドレスレジスタ	TEXORG	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30C0h	DRW2D	割り込みコントロールレジスタ	IRQCTL	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30C4h	DRW2D	キャッシュコントロールレジスタ	CACHECTL	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30C8h	DRW2D	ディスプレイリスト開始アドレスレジスタ	DLISTST	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30CCh	DRW2D	パフォーマンスカウンタ 1	PERFCNT1	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30D0h	DRW2D	パフォーマンスカウンタ 2	PERFCNT2	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30D4h	DRW2D	パフォーマンスカウンタコントロールレジスタ	PERFTRG	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30DCh	DRW2D	CLUT 開始アドレスレジスタ	TEXCLADDR	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30E0h	DRW2D	CLUT データレジスタ	TEXCLDATA	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30E4h	DRW2D	CLUT オフセットレジスタ	TEXCLOFST	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
000E 30E8h	DRW2D	クロマキーレジスタ	COLKEY	32	32	2 ~ 3PCLKA	1 ~ 2ICLK	DRW2D
007F C040h	FLASH	データフラッシュメモリアクセス周波数設定レジスタ	EEPFCLK	8	8	2FCLK		Flash
FE7F 7D7Ch	TEMPS	温度センサ校正データレジスタ	TSCDR	32	32	1 ~ 3ICLK		TEMPS
FE7F 7D90h	FLASH	ユニーク ID レジスタ 0	UIDR0	32	32	1 ~ 3ICLK		Flash
FE7F 7D94h	FLASH	ユニーク ID レジスタ 1	UIDR1	32	32	1 ~ 3ICLK		Flash
FE7F 7D98h	FLASH	ユニーク ID レジスタ 2	UIDR2	32	32	1 ~ 3ICLK		Flash
FE7F 7D9Ch	FLASH	ユニーク ID レジスタ 3	UIDR3	32	32	1 ~ 3ICLK		Flash

- 注 1. PPG0.PCR の設定により、パルス出力グループ 2 とパルス出力グループ 3 の出力トリガ設定値が同一の場合は、PPG0.NDRH のアドレスは 0008 81ECh となります。出力トリガが異なる場合は、パルス出力グループ 2 に対応する PPG0.NDRH のアドレスは 0008 81EEh、出力グループ 3 に対応する PPG0.NDRH は 0008 81ECh となります。
- 注 2. PPG0.PCR の設定により、パルス出力グループ 0 とパルス出力グループ 1 の出力トリガ設定値が同一の場合は、PPG0.NDRL のアドレスは 0008 81EDh となります。出力トリガが異なる場合は、パルス出力グループ 0 に対応する PPG0.NDRL のアドレスは 0008 81EFh、出力グループ 1 に対応する PPG0.NDRL は 0008 81EDh となります。
- 注 3. PPG1.PCR の設定により、パルス出力グループ 6 とパルス出力グループ 7 の出力トリガ設定値が同一の場合は、PPG1.NDRH のアドレスは 0008 81FCh となります。出力トリガが異なる場合は、パルス出力グループ 6 に対応する PPG1.NDRH のアドレスは 0008 81FEh、出力グループ 7 に対応する PPG1.NDRH は 0008 81FCh となります。
- 注 4. PPG1.PCR の設定により、パルス出力グループ 4 とパルス出力グループ 5 の出力トリガ設定値が同一の場合は、PPG1.NDRL のアドレスは 0008 81FDh となります。出力トリガが異なる場合は、パルス出力グループ 4 に対応する PPG1.NDRL のアドレスは 0008 81FFh、出力グループ 5 に対応する PPG1.NDRL は 0008 81FDh となります。
- 注 5. USB 動作中にレジスタアクセスを行った場合、アクセスが待たされることがあります。
- 注 6. 32 ビットでアクセスする場合、番地の末尾は 0h、4h、8h または Ch にしてください。16 ビットでアクセスする場合、番地の末尾は 0h、2h、4h、6h、8h、Ah、Ch または Eh にしてください。
- 注 7. GLCDC 動作中にレジスタアクセスを行った場合、アクセスが待たされることがあります。

5. 電気的特性

5.1 絶対最大定格

表 5.1 絶対最大定格

条件: VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V

項目	記号	定格値	単位
電源電圧	VCC, VCC_USB	-0.3 ~ +4.0	V
V _{BATT} 電源電圧	V _{BATT}	-0.3 ~ +4.0	V
入力電圧(5Vトレラント対応ポート(注1)以外)	V _{in}	-0.3 ~ VCC + 0.3 (最大 4.0)	V
入力電圧(5Vトレラント対応ポート(注1))	V _{in}	-0.3 ~ VCC + 4.0 (最大 5.8)	V
リファレンス電源電圧	VREFH0	-0.3 ~ AVCC0 + 0.3 (最大 4.0)	V
アナログ電源電圧	AVCC0, AVCC1(注2)	-0.3 ~ +4.0	V
アナログ入力電圧	V _{AN}	-0.3 ~ AVCC + 0.3 (最大 4.0)	V
ジャンクション温度	Dバージョン	T _j	°C
	Gバージョン	T _j	°C
保存温度	T _{stg}	-55 ~ +125	°C

【使用上の注意】絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。

注1. ポート07とポート11~17、ポート20, 21、ポート30~33、ポート67、ポートC0~C3は、5Vトレラント対応です。

注2. AVCC0, AVCC1, VCC_USBはVCCに、AVSS0, AVSS1, VSS_USBはVSSに接続してください。

A/Dのユニット0を使用しない場合、VREFH0端子はVCCに、VREFL0端子はVSSにそれぞれ接続し開放しないでください。AVCC0とAVSS0間、AVCC1とAVSS1間には周波数特性の良いコンデンサを挿入してください。コンデンサは0.1μF程度の容量のものを、できる限り電源端子の近くに配置し、最短距離かつできる限り太いパターンを使用して接続してください。

表 5.2 推奨動作条件

項目	記号	min	typ	max	単位
電源電圧(注1)	VCC	2.7	—	3.6	V
	VSS	—	0	—	V
V _{BATT} 電源電圧	V _{BATT}	2.0	—	3.6	V
USB 電源電圧	VCC_USB	—	VCC	—	V
	VSS_USB	—	0	—	V
アナログ電源電圧(注1、注2)	AVCC0	—	VCC	—	V
	AVSS0	—	0	—	V
	AVCC1	—	VCC	—	V
	AVSS1	—	0	—	V
	VREFH0	2.7	—	AVCC0	V
	VREFL0	—	0	—	V
入力電圧(5Vトレラント対応ポート以外かつポート03、05、40~47以外)(注3)	V _{in}	-0.3	—	VCC + 0.3	V
入力電圧(ポート03、05、40~47)	V _{in}	-0.3	—	AVCC + 0.3	V
入力電圧(5Vトレラント対応ポート11~17、ポート20, 21、ポート30~33、ポート67、ポートC0~C3)(注4)	V _{in}	-0.3	—	VCC + 3.6 (最大 5.5)	V
入力電圧(5Vトレラント対応ポート07)	V _{in}	-0.3	—	AVCC + 3.6 (最大 5.5)	V
動作温度(Dバージョン)	T _{opr}	-40	—	85	°C
動作温度(Gバージョン)	T _{opr}	-40	—	105	°C

注1. 電位関係は以下を守ってください。

VCC = AVCC0 = AVCC1 = VCC_USB

注2. 詳細は「ユーザーズマニュアルハードウェア編」の「53.6.11 アナログ電源端子他の設定範囲」を参照してください。

注3. ポート07とポート11~17、ポート20, 21、ポート30~33、ポート67、ポートC0~C3は、5Vトレラント対応です。

注4. P32, P31, P30に関してV_{BATT}電源選択時は下記範囲で入力してください。

V_{in} min = -0.3、max = V_{BATT} + 0.3 (V_{BATT} = 2.0 ~ 3.6V)

5.2 DC 特性

表 5.3 DC 特性(1)

条件 : $V_{CC} = AV_{CC0} = AV_{CC1} = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AV_{CC0}$,
 $V_{SS} = AV_{SS0} = AV_{SS1} = V_{REFL0} = V_{SS_USB} = 0V$,
 $T_a = T_{opr}$

項目	記号	min	typ	max	単位	測定条件
シュミットトリガ 入力電圧	IRQ 入力端子 (注1)	V_{IH}	$V_{CC} \times 0.8$	—	V	
	MTU 入力端子 (注1)	V_{IL}	—	$V_{CC} \times 0.2$		
	POE3 入力端子 (注1)	ΔV_T	$V_{CC} \times 0.06$	—		
	TPU 入力端子 (注1)					
	TMR 入力端子 (注1)					
	CMT2 入力端子 (注1)					
	SCI 入力端子 (注1)					
	CAN 入力端子 (注1)					
	CAC 入力端子 (注1)					
	ADTRG# 入力端子 (注1)					
	QSPI 入力端子 (注1)					
	RES#, NMI, TCK					
入力 High レベル 電圧 (シュミット トリガ入力端子を 除く)	RIIC 入力端子 (SMBus を除く)	V_{IH}	$V_{CC} \times 0.7$	—	V	
		V_{IL}	—	$V_{CC} \times 0.3$		
		ΔV_T	$V_{CC} \times 0.05$	—		
	5V トレラント対応ポート (注2)	V_{IH}	$V_{CC} \times 0.8$	—		
		V_{IL}	—	$V_{CC} \times 0.2$		
	5V トレラント対応ポート以外 その他の入力端子 (注3)	V_{IH}	$V_{CC} \times 0.8$	—		
		V_{IL}	—	$V_{CC} \times 0.2$		
入力 Low レベル 電圧 (シュミット トリガ入力端子を 除く)	MD 端子、EMLE	V_{IH}	$V_{CC} \times 0.9$	—	V	
	EXTAL, RSPI 入力端子、 EXDMAC 入力端子、WAIT#、 SDHI 入力端子、MMC 入力端子、 PDC 入力端子、SDSI 入力端子		$V_{CC} \times 0.8$	—		
	ETHERC 入力端子		2.3	—		
	D0 ~ D15		$V_{CC} \times 0.7$	—		
	RIIC (SMBus)		2.1	—		
		V_{IL}	—	$V_{CC} \times 0.1$		
			—	$V_{CC} \times 0.2$		
			—	$V_{CC} \times 0.3$		
	RIIC (SMBus)		—	0.8		

注 1. 5V トレラント対応のポートで兼用している端子は該当しません。

注 2. ポート 07 とポート 11 ~ 17、ポート 20, 21、ポート 30 ~ 33、ポート 67、ポート C0 ~ C3 は、5V トレラント対応です。

注 3. P32, P31, P30 に関して V_{BATT} 電源選択時は下記範囲で入力してください。

$V_{IH \min} = V_{BATT} \times 0.8$, $V_{IL \max} = V_{BATT} \times 0.2$ ($V_{BATT} = 2.0 \sim 3.6V$)

表 5.4 DC 特性 (2)

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $T_a = T_{opr}$

項目	記号	min	typ	max	単位	測定条件
出力 High レベル電圧	全出力端子	V_{OH}	$V_{CC} - 0.5$	—	V	$I_{OH} = -1mA$
出力 Low レベル電圧	全出力端子 (RIIC 端子、ETHERC 出力端子を除く)	V_{OL}	—	0.5	V	$I_{OL} = 1.0mA$
	RIIC 出力端子	—	—	0.4		$I_{OL} = 3.0mA$
		—	—	0.6		$I_{OL} = 6.0mA$
	RIIC 出力端子 (P12, P13 のチャンネル 0 のみ)	V_{OL}	—	0.4	V	$I_{OL} = 15.0mA$ (ICFER.FMPE = 1)
		—	0.4	—		$I_{OL} = 20.0mA$ (ICFER.FMPE = 1)
	ETHERC 出力端子	V_{OL}	—	0.4	V	$I_{OL} = 1.0mA$
入力リーク電流	RES#, MD 端子、EMLE (注1)、BSCANP (注1)、NMI	$ I_{in} $	—	1.0	μA	$V_{in} = 0V$ $V_{in} = V_{CC}$
スリーステートリーク電流 (オフ状態)	5V トレラント対応ポート以外	$ I_{TSI} $	—	1.0	μA	$V_{in} = 0V$ $V_{in} = V_{CC}$
	5V トレラント対応ポート	—	—	5.0		$V_{in} = 0V$ $V_{in} = 5.5V$
入力プルアップ MOS 電流	ポート P35 以外の端子	I_p	-300	—	μA	$V_{CC} = 2.7 \sim 3.6V$ $V_{in} = 0V$
入力プルダウン MOS 電流	EMLE, BSCANP	I_p	10	—	μA	$V_{in} = V_{CC}$
入力容量	全入力端子 (ポート 03, 05、ポート 12, 13, 16, 17, ポート 20, 21、EMLE, BSCANP, USB0_DP, USB0_DM 以外)	C_{in}	—	—	pF	$V_{bias} = 0V$ $V_{amp} = 20mV$ $f = 1MHz$ $T_a = 25^\circ C$
	ポート 03, 05、ポート 12, 13, 16, 17, ポート 20, 21、EMLE, BSCANP, USB0_DP, USB0_DM		—	—	16	

注 1. EMLE 端子、BSCANP 端子の入力リーク電流は $V_{in} = 0V$ 時のみの値です。

表 5.5 DC 特性 (3) (コードフラッシュメモリ容量が1Mバイト以下の製品)
 条件: VCC = AVCC0 = AVCC1 = VCC_USB = 2.7 ~ 3.6V, 2.7V ≤ VREFH0 ≤ AVCC0,
 VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V,
 T_a = T_{opr}

項目			記号	Dバージョン		Gバージョン		単位	測定条件		
				typ	max	typ	max				
消費電流 (注1)	高速動作モード	最大動作 (注2)		I _{CC} (注3)	—	40	—	45	mA	ICLK = 120MHz PCLKA = 120MHz PCLKB = 60MHz PCLKC = 60MHz PCLKD = 60MHz FCLK = 60MHz BCLK = 120MHz BCLK端子 = 60MHz	
		通常動作	周辺機能クロック供給状態 (注4)		22	—	22	—			
			周辺機能クロック停止状態 (注4)		12	—	12	—			
		Core mark動作	周辺機能クロック停止状態 (注4)		15	—	15	—			
		スリープモード時：周辺機能クロック供給状態 (注4)			16	24	16	28			
		全モジュールクロックストップモード時 (参考値)			8	15	8	19			
	低速動作モード1：周辺機能クロック停止状態 (注4)		1.1		—	1.1	—	全クロック 1MHz			
	低速動作モード2：周辺機能クロック停止状態 (注4)		1.1		—	1.1	—				全クロック 32.768kHz
	ソフトウェアスタンバイモード		1.6		6.4	1.6	9.8				
	ディープソフトウェアスタンバイモード	スタンバイ RAM, USB レジューム検出部 (USB0のみ) 電源供給あり			15.5	61	15.5	85			μA
		スタンバイ RAM, USB レジューム検出部 (USB0のみ) 電源供給なし	パワーオンリセット回路 低消費電力機能無効 (注5)	11.5	38	11.5	48				
			パワーオンリセット回路 低消費電力機能有効 (注6)	4.9	29	4.9	39				
		RTC動作時の増分	低CL水晶振動子使用時	1	—	1	—				
			標準CL水晶振動子使用時	2	—	2	—				
		VCCオフ時のRTC動作 (バッテリーバックアップ機能により、RTC、サブクロック発振器のみ動作)	低CL水晶振動子使用時	0.9	—	0.9	—	V _{BATT} = 2.0V, VCC = 0V			
	標準CL水晶振動子使用時		1.6	—	1.6	—	V _{BATT} = 3.3V, VCC = 0V				
			1.7	—	1.7	—	V _{BATT} = 2.0V, VCC = 0V				
			3.3	—	3.3	—	V _{BATT} = 3.3V, VCC = 0V				
	ディープソフトウェアスタンバイ復帰時のラッシュ電流	ラッシュ電流 (注7)	I _{RUSH}	—	70	—	70	mA			
		ラッシュ電流のエネルギー (注7)	E _{RUSH}	—	1.0	—	1.0			μC	

注1. 消費電流値はすべての出力端子を無負荷状態にして、さらに内蔵プルアップMOSをオフ状態にした場合の値です。

注2. 周辺機能はクロック供給状態。

注3. I_{CC}は、下記の式にしたがってf (ICLK)に依存します。(ICLK:PCLKA:PCLKB:PCLKC:PCLKD:BCLK:BCLK端子 = 10:5:10:5 @EXTAL = 12MHz)

・Dバージョン製品

I_{CC} max = 0.31 × f + 6.5 (高速動作モード [最大動作] 時)

I_{CC} typ = 0.16 × f + 2.8 (高速動作モード [通常動作] 時)

I_{CC} typ = 0.4 × f + 1.1 (ICLK 1MHz max) (低速動作モード1時)

I_{CC} max = 0.15 × f + 6.5 (スリープ時)

・Gバージョン製品

I_{CC} max = 0.33 × f + 9 (高速動作モード [最大動作] 時)

I_{CC} typ = 0.16 × f + 2.8 (高速動作モード [通常動作] 時)

I_{CC} typ = 0.4 × f + 1.1 (ICLK 1MHz max) (低速動作モード1時)

I_{CC} max = 0.21 × f + 9 (スリープ時)

注4. 周辺機能のクロック供給、停止は、モジュールストップコントロールレジスタA~Dのビット設定による状態の違いのみに なります。

周辺機能クロック停止状態は、FCLK=BCLK=PCLKA=PCLKB=PCLKC=PCLKD=BCLK 端子=3.75MHz (64 分周) に設定。

注5. 低消費電力機能無効 DEEPCUT[1:0] = 01b

注6. 低消費電力機能有効 DEEPCUT[1:0] = 11b

注7. 参考値

表5.6 DC特性(3) (コードフラッシュメモリ容量が1.5Mバイト以上の製品)
条件: VCC = AVCC0 = AVCC1 = VCC_USB = 2.7 ~ 3.6V, 2.7V ≤ VREFH0 ≤ AVCC0,
VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V,
T_a = T_{opr}

項目			記号	Dバージョン		Gバージョン		単位	測定条件		
				typ	max	typ	max				
消費電流 (注1)	高速動作モード	最大動作 (注2)		I _{CC} (注3)	—	60	—	73	mA	ICLK = 120MHz PCLKA = 120MHz PCLKB = 60MHz PCLKC = 60MHz PCLKD = 60MHz FCLK = 60MHz BCLK = 120MHz BCLK端子 = 60MHz	
		通常動作	周辺機能クロック供給状態 (注4)		26	—	26	—			
			周辺機能クロック停止状態 (注4)		13	—	13	—			
		Core mark動作	周辺機能クロック停止状態 (注4)		17	—	17	—			
		スリープモード時：周辺機能クロック供給状態 (注4)			20	38	20	52			
		全モジュールクロックストップモード時 (参考値)			9	26	9	39			
		BGO動作時の増加分 (注7)	データフラッシュメモリ書き換え中のコードフラッシュメモリ読み出し		6	—	6	—			
			コードフラッシュメモリ書き換え中のコードフラッシュメモリ読み出し		7	—	7	—			
		Trusted Secure IP動作時の増加分			—	12	—	12			
	低速動作モード1：周辺機能クロック停止状態 (注4)		1.6	—	1.6	—	全クロック 1MHz				
	低速動作モード2：周辺機能クロック停止状態 (注4)		1.6	—	1.6	—		全クロック 32.768kHz			
	ソフトウェアスタンバイモード		1.6	13	1.6	22.4					
	ディープソフトウェアスタンバイモード	スタンバイ RAM, USB レジューム検出部 (USB0のみ) 電源供給あり		15.5	70	15.5	98	μA			
		スタンバイ RAM, USB レジューム検出部 (USB0のみ) 電源供給なし	パワーオンリセット回路 低消費電力機能無効 (注5)	11.5	42	11.5	54				
			パワーオンリセット回路 低消費電力機能有効 (注6)	4.9	32	4.9	47				
		RTC動作時の増分	低CL水晶振動子使用時	1	—	1	—				
			標準CL水晶振動子使用時	2	—	2	—				
		VCCオフ時のRTC動作 (バッテリーバックアップ機能により、RTC、サブクロック発振器のみ動作)	低CL水晶振動子使用時	0.9	—	0.9	—		V _{BATT} = 2.0V, VCC = 0V		
				1.6	—	1.6	—		V _{BATT} = 3.3V, VCC = 0V		
			標準CL水晶振動子使用時	1.7	—	1.7	—		V _{BATT} = 2.0V, VCC = 0V		
				3.3	—	3.3	—		V _{BATT} = 3.3V, VCC = 0V		
	ディープソフトウェアスタンバイ復帰時のラッシュ電流	ラッシュ電流 (注8)	I _{RUSH}	—	130	—	130	mA			
		ラッシュ電流のエネルギー (注8)	E _{RUSH}	—	1.0	—	1.0		μC		

注1. 消費電流値はすべての出力端子を無負荷状態にして、さらに内蔵プルアップMOSをオフ状態にした場合の値です。

注2. 周辺機能はクロック供給状態。

注3. I_{CC}は、下記の式にしたがってf (ICLK)に依存します。(ICLK/PCLKA:PCLKB/PCLKC/PCLKD:BCLK:BCLK端子 = 10:5:10:5 @EXTAL = 12MHz)

・ Dバージョン

 $I_{CC\ max} = 0.38 \times f + 14$ (高速動作モード [最大動作] 時) $I_{CC\ typ} = 0.18 \times f + 4$ (高速動作モード [通常動作] 時) $I_{CC\ typ} = 0.4 \times f + 1.2$ (ICLK 1MHz max) (低速動作モード1時) $I_{CC\ max} = 0.2 \times f + 14$ (スリープ時)

・ Gバージョン

 $I_{CC\ max} = 0.44 \times f + 20$ (高速動作モード [最大動作] 時) $I_{CC\ typ} = 0.18 \times f + 4$ (高速動作モード [通常動作] 時) $I_{CC\ typ} = 0.4 \times f + 1.2$ (ICLK 1MHz max) (低速動作モード1時) $I_{CC\ max} = 0.27 \times f + 20$ (スリープ時)

注4. 周辺機能のクロック供給、停止は、モジュールストップコントロールレジスタA～Dのビット設定による状態の違いのみに
なります。

周辺機能クロック停止状態は、FCLK=BCLK=PCLKA=PCLKB=PCLKC=PCLKD=BCLK端子=3.75MHz (64分周)に設定。

注5. 低消費電力機能無効 DEEPCUT[1:0] = 01b

注6. 低消費電力機能有効 DEEPCUT[1:0] = 11b

注7. コードフラッシュメモリでのプログラム実行中に、コードフラッシュメモリ (プログラム領域とリード領域のアドレス範囲
の組み合わせに制限あり)、またはデータフラッシュメモリをプログラム/イレース実行した場合の増加分です。

注8. 参考値

表5.7 DC特性(4)

条件: $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,

$V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,

$T_a = T_{opr}$

項目			記号	Dバージョン			Gバージョン			単位	測定条件
				min	typ	max	min	typ	max		
アナログ電源電流 (注1)	12ビットA/D変換中(ユニット0)		I _{CC}	—	0.8	1	—	0.8	1	mA	IAVCC0_AD
	12ビットA/D変換中(ユニット0) +チャネル専用サンプル& ホールド(3ch分)			—	1.7	2.5	—	1.7	2.5	mA	IAVCC0_AD+SH
	12ビットA/D変換中(ユニット1)			—	0.6	1	—	0.6	1	mA	IAVCC1_AD
	12ビットA/D変換中(ユニット1) +温度センサ			—	0.7	1.1	—	0.7	1.1	mA	IAVCC1_AD+TEMP
	D/A変換中 (1ユニット 当り)	バッファなし 出力		—	0.25	0.4	—	0.25	0.4	mA	IAVCC1_DA
		バッファ出力		—	0.57	0.8	—	0.57	0.8	mA	
	A/D、D/A、温度センサ変換待機 時(全ユニット)			—	0.9	1.4	—	0.9	1.4	mA	IAVCC0 + IAVCC1
	A/D、D/A、温度センサスタンバイ時(全ユニット)			—	1.4	6.7	—	1.4	9.0	μA	IAVCC0 + IAVCC1
リファレンス電源電流	12ビットA/D変換中(ユニット0)		I _{REFH}	—	38	60	—	38	60	μA	IVREFH0
	12ビットA/D変換待機時 (ユニット0)			—	0.07	0.5	—	0.07	0.6	μA	IVREFH0
	12ビットA/Dスタンバイ時 (ユニット0)			—	0.07	0.4	—	0.07	0.5	μA	IVREFH0
USB動作電流	ロースピード	USB0	I _{CCUSBLS}	—	3.7	6.5	—	3.7	6.5	mA	VCC_USB
	フルスピード	USB0	I _{CCUSBFS}	—	4.2	10	—	4.2	10	mA	VCC_USB
RAM保持電圧			V _{RAM}	2.7	—	—	2.7	—	—	V	
VCC立ち上がり勾配			SrVCC	8.4	—	20000	8.4	—	20000	μs/V	
VCC立ち下がり勾配(注2)			SfVCC	8.4	—	—	8.4	—	—	μs/V	

注1. 12ビットAD (ユニット1)、D/Aは電源電流にリファレンス電流も含む値です。

注2. V_{BATT} を使用する場合に適用します。

表 5.8 出力許容電流

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $T_a = T_{opr}$

項目	項目	記号	min	typ	max	単位
出力Lowレベル許容電流 (1端子あたりの平均値)	全出力端子 (注1)	通常駆動	I_{OL}	—	2.0	mA
	全出力端子 (注2)	高駆動	I_{OL}	—	3.8	mA
	全出力端子 (注3)	高速インタフェース 用高駆動	I_{OL}	—	7.5	mA
出力Lowレベル許容電流 (1端子あたりの最大値)	全出力端子 (注1)	通常駆動	I_{OL}	—	4.0	mA
	全出力端子 (注2)	高駆動	I_{OL}	—	7.6	mA
	全出力端子 (注3)	高速インタフェース 用高駆動	I_{OL}	—	15	mA
出力Lowレベル許容電流 (総和)	全出力端子の総和	ΣI_{OL}	—	—	80	mA
出力Highレベル許容電流 (1端子あたりの平均値)	全出力端子 (注1)	通常駆動	I_{OH}	—	-2.0	mA
	全出力端子 (注2)	高駆動	I_{OH}	—	-3.8	mA
	全出力端子 (注3)	高速インタフェース 用高駆動	I_{OH}	—	-7.5	mA
出力Highレベル許容電流 (1端子あたりの最大値)	全出力端子 (注1)	通常駆動	I_{OH}	—	-4.0	mA
	全出力端子 (注2)	高駆動	I_{OH}	—	-7.6	mA
	全出力端子 (注3)	高速インタフェース 用高駆動	I_{OH}	—	-15	mA
出力Highレベル許容電流 (総和)	全出力端子の総和	ΣI_{OH}	—	—	-80	mA

【使用上の注意】 LSI の信頼性を確保するため、出力電流値は表 5.8 の値を超えないようにしてください。

- 注 1. 通常駆動が選択できる端子で通常駆動を設定した場合の値
 注 2. 通常駆動が選択できる端子で高駆動を設定した場合、あるいは高駆動固定の端子の値
 注 3. 高速インタフェース用高駆動設定ができる端子で、高速インタフェース用高駆動設定をした場合の値

表 5.9 熱抵抗値 (参考値)

項目	パッケージ	記号	max	単位	測定条件
熱抵抗	176ピンLFQFP (PLQP0176KB-A)	θ_{ja}	48.0	°C/W	JESD51-2および JESD51-7準拠
	144ピンLFQFP (PLQP0144KA-B)		50.9		
	100ピンLFQFP (PLQP0100KB-B)		52.5		
	177ピンTFLGA (PTLG0177KA-A)		36.3		
	176ピンLFBGA (PLBG0176GA-A)		35.4		JESD51-2および JESD51-9準拠
	145ピンTFLGA (PTLG0145KA-A)		34.6		
	100ピンTFLGA (PTLG0100JA-A)		34.1		
	176ピンLFQFP (PLQP0176KB-A)	Ψ_{jt}	1.0	°C/W	JESD51-2および JESD51-7準拠
	144ピンLFQFP (PLQP0144KA-B)		1.5		
	100ピンLFQFP (PLQP0100KB-B)		1.5		
	177ピンTFLGA (PTLG0177KA-A)		0.3		
	176ピンLFBGA (PLBG0176GA-A)		0.3		JESD51-2および JESD51-9準拠
	145ピンTFLGA (PTLG0145KA-A)		0.4		
	100ピンTFLGA (PTLG0100JA-A)		0.4		

注. 数値は4層の実装ボードを想定した参考値です。熱抵抗は実装ボードの層数やサイズなどの環境に依存しますので、環境の詳細については、JEDEC規格を参照してください。

5.3 AC 特性

表 5.10 動作周波数 (高速動作モード)

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$,
 $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$,
 $T_a = T_{opr}$

項目			記号	min	typ	max	単位
動作周波数	システムクロック (ICLK)		f	—	—	120	MHz
	周辺モジュールクロック (PCLKA)			—	—	120	
	周辺モジュールクロック (PCLKB)			—	—	60	
	周辺モジュールクロック (PCLKC)			—	—	60	
	周辺モジュールクロック (PCLKD)			—	—	60	
	FlashIF クロック (FCLK)			— (注1)	—	60	
	外部バスクロック (BCLK)	144 ピン以上		—	—	120	
		100 ピンのみ		—	—	60	
	BCLK 端子出力	144 ピン以上		—	—	60	
		100 ピンのみ		—	—	30	
	SDRAM クロック (SDCLK)	144 ピン以上		—	—	60	
	SDCLK 端子出力	144 ピン以上		—	—	60	

注1. フラッシュメモリの書き換えを行う場合は、FCLK を 4MHz 以上としてください。

表 5.11 動作周波数 (低速動作モード1)

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$,
 $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$,
 $T_a = T_{opr}$

項目			記号	min	typ	max	単位
動作周波数	システムクロック (ICLK)		f	—	—	1	MHz
	周辺モジュールクロック (PCLKA)			—	—	1	
	周辺モジュールクロック (PCLKB)			—	—	1	
	周辺モジュールクロック (PCLKC) (注1)			—	—	1	
	周辺モジュールクロック (PCLKD) (注1)			—	—	1	
	FlashIF クロック (FCLK)			—	—	1	
	外部バスクロック (BCLK)	144 ピン以上		—	—	1	
		100 ピンのみ		—	—	1	
	BCLK 端子出力	144 ピン以上		—	—	1	
		100 ピンのみ		—	—	1	
	SDRAM クロック (SDCLK)	144 ピン以上		—	—	1	
	SDCLK 端子出力	144 ピン以上		—	—	1	

注1. 12ビット A/D コンバータを使用する場合、1MHz 以上の設定が必要です。

表 5.12 動作周波数 (低速動作モード2)

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$, $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$, $T_a = T_{opr}$

項目			記号	min	typ	max	単位
動作周波数	システムクロック (ICLK)		f	32	—	264	kHz
	周辺モジュールクロック (PCLKA)			—	—	264	
	周辺モジュールクロック (PCLKB)			—	—	264	
	周辺モジュールクロック (PCLKC) (注1)			—	—	264	
	周辺モジュールクロック (PCLKD) (注1)			—	—	264	
	FlashIF クロック (FCLK)			32	—	264	
	外部バスクロック (BCLK)	144 ピン以上		—	—	264	
		100 ピンのみ		—	—	264	
	BCLK端子出力	144 ピン以上		—	—	264	
		100 ピンのみ		—	—	264	
	SDRAM クロック (SDCLK)	144 ピン以上		—	—	264	
	SDCLK 端子出力	144 ピン以上		—	—	264	

注 1. 12 ビット A/D コンバータは使用できません。

5.3.1 リセットタイミング

表5.13 リセットタイミング

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$,
 $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$,
 $T_a = T_{opr}$

項目		記号	min	typ	max	単位	測定条件
RES#パルス幅	電源投入時	t _{RESWP}	1	—	—	ms	図 5.1 図 5.2
	ディープソフトウェアスタンバイモード	t _{RESWD}	0.6	—	—	ms	
	ソフトウェアスタンバイモード、 低速動作モード2	t _{RESWS}	0.3	—	—	ms	
	コードフラッシュメモリのプログラム/イレーズ中、 データフラッシュメモリのプログラム/イレーズ/ ブランクチェック中	t _{RESWF}	200	—	—	ms	
	上記以外	t _{RESW}	200	—	—	ms	
RES#解除後待機時間		t _{RESWT}	54	—	55	t _{Lcyc}	図 5.1
内部リセット時間 (独立ウォッチドッグタイマリセット、ウォッチドッグタイマリセッ ト、ソフトウェアリセット)		t _{RESW2}	100	—	108	t _{Lcyc}	




図 5.1 電源投入時リセット入力タイミング




図 5.2 リセット入力タイミング

5.3.2 クロックタイミング

表 5.14 BCLK 端子出力、SDCLK 端子出力クロックタイミング

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$,
 $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$,
 $T_a = T_{opr}$

項目		記号	min	typ	max	単位	測定条件
BCLK 端子出力サイクル時間	144 ピン以上	t_{Bcyc}	16.6	—	—	ns	図 5.3
	100 ピン		33.2	—	—	ns	
BCLK 端子出力 High レベルパルス幅		t_{CH}	3.3	—	—	ns	
BCLK 端子出力 Low レベルパルス幅		t_{CL}	3.3	—	—	ns	
BCLK 端子出力立ち上がり時間		t_{Cr}	—	—	5	ns	
BCLK 端子出力立ち下がり時間		t_{Cf}	—	—	5	ns	
SDCLK 端子出力サイクル時間	144 ピン以上	t_{Bcyc}	16.6	—	—	ns	
SDCLK 端子出力 High レベルパルス幅		t_{CH}	3.3	—	—	ns	
SDCLK 端子出力 Low レベルパルス幅		t_{CL}	3.3	—	—	ns	
SDCLK 端子出力立ち上がり時間		t_{Cr}	—	—	5	ns	
SDCLK 端子出力立ち下がり時間		t_{Cf}	—	—	5	ns	




図 5.3 BCLK 端子出力、SDCLK 端子出力タイミング

表5.15 EXTALクロックタイミング

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$,
 $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$,
 $T_a = T_{opr}$

項目	記号	min	typ	max	単位	測定条件
EXTAL外部クロック入力サイクル時間	t_{EXcyc}	41.66	—	—	ns	図5.4
EXTAL外部クロック入力周波数	f_{EXMAIN}	—	—	24	MHz	
EXTAL外部クロック入力パルス幅Highレベル	t_{EXH}	15.83	—	—	ns	
EXTAL外部クロック入力パルス幅Lowレベル	t_{EXL}	15.83	—	—	ns	
EXTAL外部クロック立ち上がり時間	t_{EXr}	—	—	5	ns	
EXTAL外部クロック立ち下がり時間	t_{EXf}	—	—	5	ns	




図 5.4 EXTAL 外部クロック入力タイミング

表5.16 メインクロックタイミング

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$,
 $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$,
 $T_a = T_{opr}$

項目	記号	min	typ	max	単位	測定条件
メインクロック発振器発振周波数	f_{MAIN}	8	—	24	MHz	図5.5
メインクロック発振安定時間(水晶)	$t_{MAINOSC}$	—	—	(注1)	ms	
メインクロック発振安定待機時間(水晶)	$t_{MAINOSCWT}$	—	—	(注2)	ms	

注1. メインクロックを使用する場合は、発振子メーカーに発振評価を依頼してください。発振安定時間については、発振子メーカーの評価結果を参照してください。

注2. メインクロック発振安定待機時間は、MOSCWTCR.MSTS[7:0]ビットで選択したサイクル数に応じて、次式で算出されます。

$$t_{MAINOSCWT} = [(MSTS[7:0] \text{ビット} \times 32) + 10] / f_{Loco}$$




図 5.5 メインクロック発振開始タイミング

表 5.17 LOCO, IWDТ専用低速クロックタイミング

条件 : $V_{CC} = AV_{CC0} = AV_{CC1} = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AV_{CC0}$,
 $V_{SS} = AV_{SS0} = AV_{SS1} = V_{REFL0} = V_{SS_USB} = 0V$,
 $T_a = T_{opr}$

項目	記号	min	typ	max	単位	測定条件
LOCOクロックサイクル時間	t_{Lcyc}	4.63	4.16	3.78	μs	
LOCOクロック発振周波数	f_{LOCO}	216	240	264	kHz	
LOCOクロック発振安定待機時間	t_{LOCOWT}	—	—	44	μs	図 5.6
IWDТ専用低速クロックサイクル時間	t_{iLcyc}	9.26	8.33	7.57	μs	
IWDТ専用低速クロック発振周波数	f_{iLOCO}	108	120	132	kHz	
IWDТ専用低速クロック発振安定待機時間	$t_{iLOCOWT}$	—	142	190	μs	図 5.7




図 5.6 LOCO クロック発振開始タイミング




図 5.7 IWDТ専用低速クロック発振開始タイミング

表 5.18 HOCO クロック タイミング

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$,
 $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$,
 $T_a = T_{opr}$

項目	記号	min	typ	max	単位	測定条件
HOCO クロック 発振周波数	f_{HOCO}	15.61	16	16.39	MHz	$-20^{\circ}\text{C} \leq T_a \leq 85^{\circ}\text{C}$
		17.56	18	18.44	MHz	
		19.52	20	20.48	MHz	
		15.52	16	16.48	MHz	$-40^{\circ}\text{C} \leq T_a < -20^{\circ}\text{C}$
		17.46	18	18.54	MHz	
		19.4	20	20.6	MHz	
HOCO クロック 発振安定待機時間	t_{HOCOWT}	—	105	149	μs	図 5.8
HOCO クロック 電源安定時間	t_{HOCOP}	—	—	150	μs	図 5.9




図 5.8 HOCO クロック 発振開始タイミング (HOCOCR.HCSTP 設定による発振開始)




図 5.9 高速オンチップオシレータ電源制御タイミング

表 5.19 PLL クロック タイミング

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $T_a = T_{opr}$

項目	記号	min	typ	max	単位	測定条件
PLL クロック 発振周波数	f_{PLL}	120	—	240	MHz	
PLL クロック 発振安定待機時間	t_{PLLWT}	—	259	320	μs	図 5.10




図 5.10 PLL クロック 発振開始タイミング

表 5.20 サブクロック タイミング

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $V_{BATT} = 2.0 \sim 3.6V$ 、 $T_a = T_{opr}$

項目	記号	min	typ	max	単位	測定条件
サブクロック 発振器 発振周波数	f_{SUB}	—	32.768	—	kHz	
サブクロック 発振安定時間	t_{SUBOSC}	—	—	(注 1)	s	図 5.11
サブクロック 発振安定待機時間	$t_{SUBOSCWT}$	—	—	(注 2)	s	

注 1. サブクロックを使用する場合は、発振子メーカーに発振評価を依頼してください。発振安定時間については、発振子メーカーの評価結果を参照してください。

注 2. サブクロック 発振安定待機時間は、 $SOSCWTSCR.SSTS[7:0]$ ビットで選択したサイクル数に応じて、次式で算出されます。
 $t_{SUBOSCWT} = [(SSTS[7:0] \text{ ビット} \times 16384) + 10] / f_{LOCO}$




図 5.11 サブクロック 発振開始タイミング

5.3.3 低消費電力状態からの復帰タイミング

表 5.21 低消費電力状態からの復帰タイミング(1)

条件 : VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 ~ 3.6V, 2.7V ≤ VREFH0 ≤ AVCC0,
VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V,
T_a = T_{opr}

項目			記号	min	typ	max		単位	測定条件
						t _{SBYOSCWT} (注2)	t _{SBYSEQ} (注3)		
ソフトウェアスタンバイモード解除後復帰時間 (注1)	メインクロック発振器に水晶振動子を接続	メインクロック発振器動作	t _{SBYMC}	—	—	$\{(MSTS[7:0] \text{ ビット} \times 32) + 76\} / 0.216$	$100 + 7 / f_{ICLK} + 2n / f_{MAIN}$	μs	図 5.12
		メインクロック発振器、PLL 回路動作	t _{SBYPC}			$\{(MSTS[7:0] \text{ ビット} \times 32) + 138\} / 0.216$	$100 + 7 / f_{ICLK} + 2n / f_{PLL}$		
	メインクロック発振器に外部クロックを入力	メインクロック発振器動作	t _{SBYEX}			352	$100 + 7 / f_{ICLK} + 2n / f_{EXMAIN}$		
		メインクロック発振器、PLL 回路動作	t _{SBYPE}			639	$100 + 7 / f_{ICLK} + 2n / f_{PLL}$		
	サブクロック発振器動作		t _{SBYSC}			$\{(SSTS[7:0] \text{ ビット} \times 16384) + 13\} / 0.216 + 10 / f_{FCLK}$	$100 + 4 / f_{ICLK} + 2n / f_{SUE}$		
	高速オンチップオシレータ動作	高速オンチップオシレータ動作	t _{SBYHO}			454	$100 + 7 / f_{ICLK} + 2n / f_{HOCO}$		
		高速オンチップオシレータ動作、PLL 回路動作	t _{SBYPH}			741	$100 + 7 / f_{ICLK} + 2n / f_{PLL}$		
	低速オンチップオシレータ動作 (注4)		t _{SBYLO}			338	$100 + 7 / f_{ICLK} + 2n / f_{LOCO}$		

注1. ソフトウェアスタンバイモード解除後復帰時間は、発振安定待機時間(t_{SBYOSCWT})とソフトウェアスタンバイモード解除シーケンサ動作時間(t_{SBYSEQ})の加算値で決まります。

注2. ソフトウェアスタンバイモード移行前に複数の発振器が動作している場合、発振安定待機時間はt_{SBYOSCWT}の内、最も大きな値が選択されます。

注3. nは内部クロックの分周設定の内、最も大きな値が選択されます。

注4. 本条件は、f_{ICLK}:f_{FCLK} = 1:1、2:1、4:1の場合に適用されます。




図 5.12 ソフトウェアスタンバイモード解除タイミング

表5.22 低消費電力状態からの復帰タイミング(2)

条件: $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,

$$T_a = T_{opr}$$

項目	記号	min	typ	max	単位	測定条件
ディープソフトウェアスタンバイモード解除後復帰時間	t_{DSBY}	—	—	0.9	ms	図 5.13
ディープソフトウェアスタンバイモード解除後待機時間	t_{DSBYWT}	23	—	24	t_{Lcyc}	




図 5.13 ディープソフトウェアスタンバイモード解除タイミング

5.3.4 制御信号タイミング

表 5.23 制御信号タイミング

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$,
 $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$,
 $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$

項目	記号	min (注1)	typ	max	単位	測定条件 (注1)
NMIパルス幅	t_{NMIW}	200	—	—	ns	$t_{PBcyc} \times 2 \leq 200ns$ 、図 5.14
		$t_{PBcyc} \times 2$	—	—	ns	$t_{PBcyc} \times 2 > 200ns$ 、図 5.14
IRQパルス幅	t_{IRQW}	200	—	—	ns	$t_{PBcyc} \times 2 \leq 200ns$ 、図 5.15
		$t_{PBcyc} \times 2$	—	—	ns	$t_{PBcyc} \times 2 > 200ns$ 、図 5.15

注1. t_{PBcyc} : PCLKBの周期




図 5.14 NMI 割り込み入力タイミング






図 5.15 IRQ 割り込み入力タイミング

5.3.5 バスタイミング

表 5.24 バスタイミング

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $ICLK = PCLKA = 8 \sim 120MHz$, $PCLKB = BCLK = SDCLK = 8 \sim 60MHz$, $T_a = T_{opr}$,
出力負荷条件 : $V_{OH} = V_{CC} \times 0.5$, $V_{OL} = V_{CC} \times 0.5$, $C = 30pF$,
駆動能力制御レジスタは高駆動出力を選択時

項目	記号	min	max	単位	測定条件
アドレス遅延時間	t_{AD}	—	12.5	ns	図 5.16 ~ 図 5.21
バイトコントロール遅延時間	t_{BCD}	—	12.5	ns	
CS#遅延時間	t_{CSD}	—	12.5	ns	
ALE 遅延時間	t_{ALED}	—	12.5	ns	
RD#遅延時間	t_{RSD}	—	12.5	ns	
リードデータセットアップ時間	t_{RDS}	12.5	—	ns	
リードデータホールド時間	t_{RDH}	0	—	ns	
WR#遅延時間	t_{WRD}	—	12.5	ns	
ライトデータ遅延時間	t_{WDD}	—	12.5	ns	
ライトデータホールド時間	t_{WDH}	0	—	ns	
WAIT#セットアップ時間	t_{WTS}	12.5	—	ns	図 5.22
WAIT#ホールド時間	t_{WTH}	0	—	ns	
アドレス遅延時間 2 (SDRAM)	t_{AD2}	1	12.5	ns	図 5.23
CS#遅延時間 2 (SDRAM)	t_{CSD2}	1	12.5	ns	
DQM遅延時間 (SDRAM)	t_{DQMD}	1	12.5	ns	
CKE遅延時間 (SDRAM)	t_{CKED}	1	12.5	ns	
リードデータセットアップ時間 2 (SDRAM)	t_{RDS2}	10	—	ns	
リードデータホールド時間 2 (SDRAM)	t_{RDH2}	0	—	ns	
ライトデータ遅延時間 2 (SDRAM)	t_{WDD2}	—	12.5	ns	
ライトデータホールド時間 2 (SDRAM)	t_{WDH2}	1	—	ns	
WE#遅延時間 (SDRAM)	t_{WED}	1	12.5	ns	
RAS#遅延時間 (SDRAM)	t_{RASD}	1	12.5	ns	
CAS#遅延時間 (SDRAM)	t_{CASD}	1	12.5	ns	






図 5.18 外部バスタイミング / ノーマルリードサイクル (バスクロック同期)




図 5.19 外部バスタイミング / ノーマルライトサイクル (バスクロック同期)




図 5.20 外部バスタイミング / ページリードサイクル (バスクロック同期)




図 5.21 外部バスタイミング / ページライトサイクル (バスクロック同期)




図 5.22 外部バスタイミング / 外部ウェイト制御




図 5.23 SDRAM 空間シングルリードバスタイミング






図 5.24 SDRAM 空間シングルライトバスタイミング



注1. SDRAMのプリチャージ設定コマンド (Precharge-sel) を出力するアドレス端子です。

図 5.25 SDRAM 空間複数リードバスタイミング



注1. SDRAMのプリチャージ設定コマンド (Precharge-sel) を出力するアドレス端子です。

図 5.26 SDRAM 空間複数ライトバスタイミング





図 5.27 SDRAM 空間複数リード行またぎバスタイミング



注1. SDRAMのプリチャージ設定コマンド（Precharge-sel）を出力するアドレス端子です。

図 5.28 SDRAM 空間モードレジスタセットバスタイミング




図 5.29 SDRAM 空間セルフリフレッシュバスタイミング

5.3.6 EXDMAC タイミング

表 5.25 EXDMAC タイミング

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $ICLK = PCLKA = 8 \sim 120MHz$, $PCLKB = BCLK = SDCLK = 8 \sim 60MHz$, $T_a = T_{opr}$,
 出力負荷条件 : $V_{OH} = V_{CC} \times 0.5$, $V_{OL} = V_{CC} \times 0.5$, $C = 30pF$,
 駆動能力制御レジスタは高駆動出力を選択時

項目		記号	min	max	単位	測定条件
EXDMAC	EDREQ セットアップ時間	t_{EDRQS}	13	—	ns	図 5.30
	EDREQ ホールド時間	t_{EDRQH}	2	—	ns	
	EDACK 遅延時間	t_{EDACD}	—	13	ns	図 5.31、 図 5.32




図 5.30 EDREQ0, EDREQ1 入力タイミング




図 5.31 EDACK0, EDACK1 シングルアドレス転送タイミング (CS 領域)




図 5.32 EDACK0, EDACK1 シングルアドレス転送タイミング (SDRAM 領域)

5.3.7 内蔵周辺モジュールタイミング

表5.26 I/Oポートタイミング

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$,
 $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
 出力負荷条件 : $V_{OH} = VCC \times 0.5$, $V_{OL} = VCC \times 0.5$, $C = 30pF$,
 駆動能力制御レジスタは高駆動出力を選択時

項目		記号	min	max	単位 (注1)	測定条件
I/Oポート	入力データパルス幅	t_{PRW}	1.5	—	t_{PBcyc}	図 5.33

注1. t_{PBcyc} : PCLKBの周期




図 5.33 I/Oポート入力タイミング

表5.27 TPU タイミング

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$,
 $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
出力負荷条件 : $V_{OH} = VCC \times 0.5$, $V_{OL} = VCC \times 0.5$, $C = 30pF$,
駆動能力制御レジスタは高駆動出力を選択時

項目			記号	min	max	単位 (注1)	測定条件
TPU	インプットキャプチャ入力 パルス幅	単エッジ指定	t_{TICW}	1.5	—	t_{PBcyc}	図 5.34
		両エッジ指定		2.5	—		
	タイマクロックパルス幅	単エッジ指定	t_{TCKWH} , t_{TCKWL}	1.5	—	t_{PBcyc}	図 5.35
		両エッジ指定		2.5	—		
		位相計数モード		2.5	—		

注1. t_{PBcyc} : PCLKBの周期




図 5.34 TPU インプットキャプチャ入力タイミング




図 5.35 TPU クロック入力タイミング

表 5.28 TMR タイミング

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
 出力負荷条件 : $V_{OH} = V_{CC} \times 0.5$, $V_{OL} = V_{CC} \times 0.5$, $C = 30pF$,
 駆動能力制御レジスタは高駆動出力を選択時

項目			記号	min	max	単位 (注1)	測定条件
TMR	タイマクロックパルス幅	単エッジ指定	t_{TMCWH} , t_{TMCWL}	1.5	—	t_{PBcyc}	図 5.36
		両エッジ指定		2.5	—		

注1. t_{PBcyc} : PCLKBの周期




図 5.36 TMR クロック入力タイミング

表 5.29 CMTW タイミング

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
 出力負荷条件 : $V_{OH} = V_{CC} \times 0.5$, $V_{OL} = V_{CC} \times 0.5$, $C = 30pF$,
 駆動能力制御レジスタは高駆動出力を選択時

項目			記号	min	max	単位 (注1)	測定条件
CMTW	インプットキャプチャ入力 パルス幅	単エッジ指定	$t_{CMTWTICW}$	1.5	—	t_{PBcyc}	図 5.37
		両エッジ指定		2.5	—		

注1. t_{PBcyc} : PCLKBの周期




図 5.37 CMTW インプットキャプチャ入力タイミング

表5.30 MTU3 タイミング

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
出力負荷条件 : $V_{OH} = V_{CC} \times 0.5$, $V_{OL} = V_{CC} \times 0.5$, $C = 30pF$,
駆動能力制御レジスタは高駆動出力を選択時

項目			記号	min	max	単位 (注1)	測定条件
MTU3	インプットキャプチャ入力 パルス幅	単エッジ指定	t_{MTICW}	1.5	—	t_{PAcyc}	図 5.38
		両エッジ指定		2.5	—		
	タイマクロックパルス幅	単エッジ指定	t_{MTCKWH}	1.5	—	t_{PAcyc}	図 5.39
		両エッジ指定	t_{MTCKWL}	2.5	—		
		位相計数モード		2.5	—		

注1. t_{PAcyc} : PCLKAの周期




図 5.38 MTU3 インプットキャプチャ入力タイミング




図 5.39 MTU3 クロック入力タイミング

表 5.31 POE3 タイミング

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
 出力負荷条件 : $V_{OH} = V_{CC} \times 0.5$, $V_{OL} = V_{CC} \times 0.5$, $C = 30pF$,
 駆動能力制御レジスタは高駆動出力を選択時

項目		記号	min	max	単位 (注1)	測定条件
POE	POE#入力パルス幅	t_{POEW}	1.5	—	t_{PBcyc}	図 5.40

注 1. t_{PBcyc} : PCLKB の周期




図 5.40 POE# 入力タイミング

表 5.32 A/D コンバータトリガタイミング

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
 出力負荷条件 : $V_{OH} = V_{CC} \times 0.5$, $V_{OL} = V_{CC} \times 0.5$, $C = 30pF$,
 駆動能力制御レジスタは高駆動出力を選択時

項目		記号	min	max	単位 (注1)	測定条件
A/D コンバータ	A/D コンバータトリガ入力パルス幅	t_{TRGW}	1.5	—	t_{PBcyc}	図 5.41

注 1. t_{PBcyc} : PCLKB の周期




図 5.41 A/D コンバータトリガ入力タイミング

表 5.33 CAC タイミング

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
 出力負荷条件 : $V_{OH} = V_{CC} \times 0.5$, $V_{OL} = V_{CC} \times 0.5$, $C = 30pF$,
 駆動能力制御レジスタは高駆動出力を選択時

項目 (注1、注2)			記号	min (注1)	max	単位 (注1)	測定条件
CAC	CACREF 入力パルス幅	$t_{PBcyc} \leq t_{cac}$	t_{CACREF}	$4.5t_{cac} + 3t_{PBcyc}$	—	ns	
		$t_{PBcyc} > t_{cac}$		$5t_{cac} + 6.5t_{PBcyc}$	—		

注 1. t_{PBcyc} : PCLKB の周期

注 2. t_{CAC} : CAC カウントクロックソースの周期

表 5.34 SCIg, SCIlh, SCli タイミング

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
出力負荷条件 : $V_{OH} = V_{CC} \times 0.5$, $V_{OL} = V_{CC} \times 0.5$, $C = 30pF$,
駆動能力制御レジスタは高駆動出力を選択時

項目			記号	min (注1)	max (注1)	単位 (注1)	測定条件
SCIg, SCIlh	入力クロックサイクル	調歩同期	t_{Scyc}	4	—	t_{PBcyc}	図 5.42
		クロック同期		6	—		
	入力クロックパルス幅		t_{SCKW}	0.4	0.6	t_{Scyc}	
	入力クロック立ち上がり時間		t_{SCKr}	—	5	ns	
	入力クロック立ち下がり時間		t_{SCKf}	—	5	ns	
	出力クロックサイクル	調歩同期 (注2)	t_{Scyc}	8	—	t_{PBcyc}	
		クロック同期		4	—		
	出力クロックパルス幅		t_{SCKW}	0.4	0.6	t_{Scyc}	
	出力クロック立ち上がり時間		t_{SCKr}	—	5	ns	
	出力クロック立ち下がり時間		t_{SCKf}	—	5	ns	
	送信データ遅延時間	クロック同期	t_{TXD}	—	28	ns	図 5.43
	受信データセットアップ時間	クロック同期	t_{RXS}	15	—	ns	
	受信データホールド時間	クロック同期	t_{RXH}	5	—	ns	
SCli	入力クロックサイクル	調歩同期	t_{Scyc}	4	—	t_{PAcyc}	図 5.42
		クロック同期		12	—		
	入力クロックパルス幅		t_{SCKW}	0.4	0.6	t_{Scyc}	
	入力クロック立ち上がり時間		t_{SCKr}	—	5	ns	
	入力クロック立ち下がり時間		t_{SCKf}	—	5	ns	
	出力クロックサイクル	調歩同期 (注2)	t_{Scyc}	8	—	t_{PAcyc}	
		クロック同期		8	—		
	出力クロックパルス幅		t_{SCKW}	0.4	0.6	t_{Scyc}	
	出力クロック立ち上がり時間		t_{SCKr}	—	5	ns	
	出力クロック立ち下がり時間		t_{SCKf}	—	5	ns	
	送信データ遅延時間	マスタ	t_{TXD}	—	15	ns	図 5.43
		スレーブ		—	28		
	受信データセットアップ時間	クロック同期	t_{RXS}	20	—	ns	
	受信データホールド時間	クロック同期	t_{RXH}	5	—	ns	

注1. t_{PBcyc} : PCLKBの周期、 t_{PAcyc} : PCLKAの周期

注2. SEMR.ABCSビット = 1かつSEMR.BGDMビット = 1のとき




図 5.42 SCK クロック入力タイミング




図 5.43 SCI 入出力タイミング / クロック同期式モード

表 5.35 RSPI タイミング

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
出力負荷条件 : $V_{OH} = V_{CC} \times 0.5$, $V_{OL} = V_{CC} \times 0.5$, $C = 30pF$,
駆動能力制御レジスタは高駆動出力を選択時

項目				記号	min (注1)	max (注1)	単位 (注1)	測定条件 (注2)	
RSPI	RSPCK クロックサイクル	マスタ		tSPcyc	2	4096	tPAcyc	図5.44	
		スレーブ			4	4096			
	RSPCK クロック High レベルパルス幅	マスタ		tSPCKWH	$(t_{SPcyc} - t_{SPCKr} - t_{SPCKf}) / 2 - 3$	—	ns		図5.45～ 図5.50
		スレーブ			$(t_{SPcyc} - t_{SPCKr} - t_{SPCKf}) / 2$	—			
	RSPCK クロック Low レベルパルス幅	マスタ		tSPCKWL	$(t_{SPcyc} - t_{SPCKr} - t_{SPCKf}) / 2 - 3$	—	ns		
		スレーブ			$(t_{SPcyc} - t_{SPCKr} - t_{SPCKf}) / 2$	—			
	RSPCK クロック 立ち上がり/立ち下がり時間	出力		tSPCKr, tSPCKf	—	5	ns		
		入力			—	1	μs		
	データ入力セットアップ時間	マスタ		tSU	6	—	ns		
		スレーブ			8.3	—			
	データ入力ホールド時間	マスタ	PCLKAを2 分周に設定	tHF	0	—	ns		
			PCLKAを2 分周以外に 設定	tH	tPAcyc	—			
		スレーブ			8.3	—			
	SSL セットアップ時間	マスタ		tLEAD	1	8	tSPcyc		
		スレーブ			6	—	tPAcyc		
	SSL ホールド時間	マスタ		tLAG	1	8	tSPcyc		
		スレーブ			6	—	tPAcyc		
	データ出力遅延時間	マスタ		tOD	—	6.3	ns		
		スレーブ			—	28			
	データ出力ホールド時間	マスタ		tOH	0	—	ns		
		スレーブ			0	—			
	連続送信遅延時間	マスタ		tTD	$t_{SPcyc} + 2 \times t_{PAcyc}$	$8 \times t_{SPcyc} + 2 \times t_{PAcyc}$	ns		
		スレーブ			$6 \times t_{PAcyc}$	—			
	MOSI, MISO 立ち上がり/立ち下がり時間	出力		tDr, tDf	—	5	ns		
		入力			—	1	μs		
	SSL 立ち上がり/立ち下がり時間	出力		tSSLr, tSSLf	—	5	ns		
		入力			—	1	μs		
	スレーブアクセス時間				tSA	—	$2 \times t_{PAcyc} + 28$	ns	図5.49、 図5.50
	スレーブ出力開放時間				tREL	—	$2 \times t_{PAcyc} + 28$	ns	

注 1. t_{PAcyc} : PCLKA の周期

注 2. 端子名に -A、-B などのグループ名を表す記号が付加されている場合、各グループで使用することを推奨します。RSPI については、電気的特性の AC タイミングを各グループで測定しています。

表 5.36 簡易 SPI タイミング

条件 : $V_{CC} = AV_{CC0} = AV_{CC1} = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AV_{CC0}$,
 $V_{SS} = AV_{SS0} = AV_{SS1} = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
出力負荷条件 : $V_{OH} = V_{CC} \times 0.5$, $V_{OL} = V_{CC} \times 0.5$, $C = 30pF$,
駆動能力制御レジスタは高駆動出力を選択時

項目		記号	min	max	単位 (注1)	測定条件
簡易 SPI	SCK クロックサイクル出力 (マスタ)	t_{SPcyc}	4	65536	t_{PAcyc}	図 5.44
	SCK クロックサイクル入力 (スレーブ)		8	65536		
	SCK クロック High レベルパルス幅	t_{SPCKWH}	0.4	0.6	t_{SPcyc}	
	SCK クロック Low レベルパルス幅	t_{SPCKWL}	0.4	0.6	t_{SPcyc}	
	SCK クロック立ち上がり/立ち下がり時間	t_{SPCKr} , t_{SPCKf}	—	20	ns	
	データ入力セットアップ時間	t_{SU}	33.3	—	ns	図 5.45 ~ 図 5.50
	データ入力ホールド時間	t_H	33.3	—	ns	
	SS 入力セットアップ時間	t_{LEAD}	1	—	t_{SPcyc}	
	SS 入力ホールド時間	t_{LAG}	1	—	t_{SPcyc}	
	データ出力遅延時間	t_{OD}	—	33.3	ns	
	データ出力ホールド時間	t_{OH}	-10	—	ns	
	データ立ち上がり/立ち下がり時間	t_{Dr} , t_{Df}	—	16.6	ns	
	SS 入力立ち上がり/立ち下がり時間	t_{SSLr} , t_{SSLf}	—	16.6	ns	
	スレーブアクセス時間	t_{SA}	—	5	t_{PBcyc}	図 5.49、 図 5.50
	スレーブ出力開放時間	t_{REL}	—	5	t_{PBcyc}	

注 1. t_{PAcyc} : PCLKA の周期、 t_{PBcyc} : PCLKB の周期




図 5.44 RSPI クロックタイミング/簡易 SPI クロックタイミング




図 5.45 RSPI タイミング (マスタ、CPHA = 0) (ビットレート : PCLKA を 2 分周以外に設定) / 簡易 SPI タイミング (マスタ、CKPH = 1)




図 5.46 RSPI タイミング (マスタ、CPHA = 0) (ビットレート : PCLKA を 2 分周に設定)




図 5.47 RSPI タイミング (マスタ、CPHA = 1) (ビットレート : PCLKA を 2 分周以外に設定) / 簡易 SPI タイミング (マスタ、CKPH = 0)




図 5.48 RSPI タイミング (マスタ、CPHA = 1) (ビットレート : PCLKA を 2 分周に設定)




図 5.49 RSPI タイミング (スレーブ、CPHA = 0)/ 簡易 SPI タイミング (スレーブ、CKPH = 1)




図 5.50 RSPI タイミング (スレーブ、CPHA = 1)/ 簡易 SPI タイミング (スレーブ、CKPH = 0)

表 5.37 QSPI タイミング

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
出力負荷条件 : $V_{OH} = V_{CC} \times 0.5$, $V_{OL} = V_{CC} \times 0.5$, $C = 30pF$,
駆動能力制御レジスタは高駆動出力を選択時

項目		記号	min	max	単位 (注1)	測定条件 (注2)
QSPI	QSPCLK クロックサイクル	t_{QScyc}	2	4080	t_{PBcyc}	図 5.51
	データ入力セットアップ時間 (注3)	t_{Su}	6.5	—	ns	図 5.52、 図 5.53
	データ入力ホールド時間	t_{IH}	5	—	ns	
	SS セットアップ時間	t_{LEAD}	1.5	8.5	t_{QScyc}	
	SS ホールド時間	t_{LAG}	1	8	t_{QScyc}	
	データ出力遅延時間	t_{OD}	—	10.0	ns	
	データ出力ホールド時間	t_{OH}	-5	—	ns	
	連続転送遅延時間	t_{TD}	1	8	t_{QScyc}	

注1. t_{PBcyc} : PCLKB の周期

注2. 端子名に -A、-B などのグループ名を表す記号が付加されている場合、各グループでを使用することを推奨します。QSPI については、電気的特性の AC タイミングを各グループで測定しています。

注3. G バージョン製品 ($+85 < T_a \leq +105^{\circ}C$) では、QSPCLK 端子の駆動能力制御レジスタは、高速インタフェース用高駆動出力を選択して測定しています。




図 5.51 QSPI クロックタイミング




図 5.52 送受信タイミング (CPHA = 0)




図 5.53 送受信タイミング (CPHA = 1)

表 5.38 RIIC タイミング (1)

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$,
 $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
 駆動能力制御レジスタは高駆動出力を選択時

項目		記号	min (注 1、注 2)	max	単位	測定条件
RIIC (Standard-mode, SMBus) ICFER.FMPE = 0	SCL 入力サイクル時間	t_{SCL}	$6(12) \times t_{IICcyc} + 1300$	—	ns	図 5.54
	SCL 入力 High パルス幅	t_{SCLH}	$3(6) \times t_{IICcyc} + 300$	—	ns	
	SCL 入力 Low パルス幅	t_{SCLL}	$3(6) \times t_{IICcyc} + 300$	—	ns	
	SCL, SDA 入力立ち上がり時間	t_{Sr}	—	1000	ns	
	SCL, SDA 入力立ち下がり時間	t_{Sf}	—	300	ns	
	SCL, SDA 入カスパイクパルス除去時間	t_{SP}	0	$1(4) \times t_{IICcyc}$	ns	
	SDA 入力バスフリー時間	t_{BUF}	$3(6) \times t_{IICcyc} + 300$	—	ns	
	開始条件入力ホールド時間	t_{STAH}	$t_{IICcyc} + 300$	—	ns	
	再送開始条件入力セットアップ時間	t_{STAS}	1000	—	ns	
	停止条件入力セットアップ時間	t_{STOS}	1000	—	ns	
	データ入力セットアップ時間	t_{SDAS}	$t_{IICcyc} + 50$	—	ns	
	データ入力ホールド時間	t_{SDAH}	0	—	ns	
	SCL, SDA の容量性負荷	C_b	—	400	pF	
RIIC (Fast-mode) ICFER.FMPE = 0	SCL 入力サイクル時間	t_{SCL}	$6(12) \times t_{IICcyc} + 600$	—	ns	
	SCL 入力 High パルス幅	t_{SCLH}	$3(6) \times t_{IICcyc} + 300$	—	ns	
	SCL 入力 Low パルス幅	t_{SCLL}	$3(6) \times t_{IICcyc} + 300$	—	ns	
	SCL, SDA 入力立ち上がり時間	t_{Sr}	$20 \times (\text{外付けブルアップ電圧} / 5.5V)$	300	ns	
	SCL, SDA 入力立ち下がり時間	t_{Sf}	$20 \times (\text{外付けブルアップ電圧} / 5.5V)$	300	ns	
	SCL, SDA 入カスパイクパルス除去時間	t_{SP}	0	$1(4) \times t_{IICcyc}$	ns	
	SDA 入力バスフリー時間	t_{BUF}	$3(6) \times t_{IICcyc} + 300$	—	ns	
	開始条件入力ホールド時間	t_{STAH}	$t_{IICcyc} + 300$	—	ns	
	再送開始条件入力セットアップ時間	t_{STAS}	300	—	ns	
	停止条件入力セットアップ時間	t_{STOS}	300	—	ns	
	データ入力セットアップ時間	t_{SDAS}	$t_{IICcyc} + 50$	—	ns	
	データ入力ホールド時間	t_{SDAH}	0	—	ns	
	SCL, SDA の容量性負荷	C_b	—	400	pF	

注. t_{IICcyc} : RIIC の内部基準クロック (IICφ) の周期

注 1. () 内の数値は、ICFER.NFE = 1 でデジタルフィルタを有効にした状態で ICMR3.NF[1:0] = 11b の場合を示します。

注 2. C_b はバスラインの容量総計です。

表 5.39 RIIC タイミング (2)

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$,
 $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
 駆動能力制御レジスタは高駆動出力を選択時

項目		記号	min (注 1、注 2)	max	単位	測定条件
RIIC (Fast-mode+) ICFER.FMPE = 1	SCL 入力サイクル時間	t_{SCL}	$6(12) \times t_{IICcyc} + 240$	—	ns	図 5.54
	SCL 入力 High パルス幅	t_{SCLH}	$3(6) \times t_{IICcyc} + 120$	—	ns	
	SCL 入力 Low パルス幅	t_{SCLL}	$3(6) \times t_{IICcyc} + 120$	—	ns	
	SCL, SDA 入力立ち上がり時間	t_{Sr}	—	120	ns	
	SCL, SDA 入力立ち下がり時間	t_{Sf}	—	120	ns	
	SCL, SDA 入カスパイクパルス除去時間	t_{SP}	0	$1(4) \times t_{IICcyc}$	ns	
	SDA 入力バスフリー時間	t_{BUF}	$3(6) \times t_{IICcyc} + 120$	—	ns	
	開始条件入力ホールド時間	t_{STAH}	$t_{IICcyc} + 120$	—	ns	
	再送開始条件入力セットアップ時間	t_{STAS}	120	—	ns	
	停止条件入力セットアップ時間	t_{STOS}	120	—	ns	
	データ入力セットアップ時間	t_{SDAS}	$t_{IICcyc} + 20$	—	ns	
	データ入力ホールド時間	t_{SDAH}	0	—	ns	
	SCL, SDA の容量性負荷	C_b	—	550	pF	
簡易 IIC (Standard-mode)	SDA 入力立ち上がり時間	t_{Sr}	—	1000	ns	
	SDA 入力立ち下がり時間	t_{Sf}	—	300	ns	
	SDA 入カスパイクパルス除去時間	t_{SP}	0	$4 \times t_{PBcyc}$	ns	
	データ入力セットアップ時間	t_{SDAS}	250	—	ns	
	データ入力ホールド時間	t_{SDAH}	0	—	ns	
	SCL, SDA の容量性負荷	C_b	—	400	pF	
簡易 IIC (Fast-mode)	SCL, SDA 入力立ち上がり時間	t_{Sr}	—	300	ns	
	SCL, SDA 入力立ち下がり時間	t_{Sf}	—	300	ns	
	SCL, SDA 入カスパイクパルス除去時間	t_{SP}	0	$4 \times t_{PBcyc}$	ns	
	データ入力セットアップ時間	t_{SDAS}	100	—	ns	
	データ入力ホールド時間	t_{SDAH}	0	—	ns	
	SCL, SDA の容量性負荷	C_b	—	400	pF	

注. t_{IICcyc} : RIIC の内部基準クロック (IICφ) の周期、 t_{PBcyc} : PCLKB の周期

注 1. () 内の数値は、ICFER.NFE = 1 でデジタルフィルタを有効にした状態で ICMR3.NF[1:0] = 11b の場合を示します。

注 2. C_b はバスラインの容量総計です。




図 5.54 RIIC バスインタフェース入出力タイミング／簡易 IIC バスインタフェース入出力タイミング

表5.40 MMCホストインタフェースタイミング

条件 : $V_{CC} = AV_{CC0} = AV_{CC1} = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AV_{CC0}$,
 $V_{SS} = AV_{SS0} = AV_{SS1} = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
 出力負荷条件 : $V_{OH} = V_{CC} \times 0.5$, $V_{OL} = V_{CC} \times 0.5$, $C = 30pF$,
 駆動能力制御レジスタは高駆動出力を選択時

項目	記号	min (注1)	max	単位	測定条件 (注2)
MMCIF	MMC_CLKクロックサイクル	t_{MMCPP}	$2 \times t_{PBcyc}$	—	図 5.55
	MMC_CLKクロック High レベル幅	t_{MMCWH}	6.5	—	
	MMC_CLKクロック Low レベル幅	t_{MMCWL}	6.5	—	
	MMC_CLKクロック立ち上がり時間	t_{MMCLH}	—	3	
	MMC_CLKクロック立ち下がり時間	t_{MMCHL}	—	3	
	MMC_CMD, MMC_D7～MMC_D0出力データ遅延 (データ転送モード)	$t_{MMCODLY}$	—6.6	6.6	
	MMC_CMD, MMC_D7～MMC_D0入力データセットアップ	t_{MMCISU}	8	—	
	MMC_CMD, MMC_D7～MMC_D0入力データホールド	t_{MMCIH}	2.5	—	

注1. t_{PBcyc} : PCLKBの周期

注2. 端子名に-A、-Bなどのグループ名を表す記号が付加されている場合、各グループでを使用することを推奨します。MMCについては、電気的特性のACタイミングを各グループで測定しています。




図 5.55 MMC インタフェース

表5.41 ETHERC タイミング

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$,
 $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
出力負荷条件 : $V_{OH} = VCC \times 0.5$, $V_{OL} = VCC \times 0.5$, $C = 30pF$,
駆動能力制御レジスタは高駆動出力を選択時

項目		記号	min	max	単位	測定条件
ETHERC (RMII)	REF50CK サイクル時間	T _{ck}	20	—	ns	図 5.56 ~ 図 5.58
	REF50CK 周波数 Typ. 50MHz	—	—	50 + 100ppm	MHz	
	REF50CK デューティ	—	35	65	%	
	REF50CK 立ち上がり/立ち下がり時間	T _{ckr/ckf}	0.5	3.5	ns	
	RMII0_xxxx (注1)出力遅延時間	T _{co}	2.5	15.0	ns	
	RMII0_xxxx (注2)セットアップ時間	T _{su}	3	—	ns	
	RMII0_xxxx (注2)ホールド時間	T _{hd}	1	—	ns	
	RMII0_xxxx (注1、注2)立ち上がり/ 立ち下がり時間	T _r /T _f	0.5	5	ns	
	ET0_WOL 出力遅延時間	t _{WOLd}	1	23.5	ns	図 5.60
ETHERC (MII)	ET0_TX_CLK サイクル時間	t _{Tcyc}	40	—	ns	—
	ET0_TX_EN 出力遅延時間	t _{TENd}	1	20	ns	図 5.61
	ET0_ETXD0~ET0_ETXD3出力遅延時間	t _{MTDd}	1	20	ns	
	ET0_CRS セットアップ時間	t _{CRSs}	10	—	ns	
	ET0_CRS ホールド時間	t _{CRSh}	10	—	ns	
	ET0_COL セットアップ時間	t _{COLs}	10	—	ns	図 5.62
	ET0_COL ホールド時間	t _{COLh}	10	—	ns	
	ET0_RX_CLK サイクル時間	t _{TRcyc}	40	—	ns	—
	ET0_RX_DV セットアップ時間	t _{RDVs}	10	—	ns	図 5.63
	ET0_RX_DV ホールド時間	t _{RDVh}	10	—	ns	
	ET0_ERXD0~ET0_ERXD3 セットアップ時間	t _{MRDs}	10	—	ns	
	ET0_ERXD0~ET0_ERXD3ホールド時間	t _{MRDh}	10	—	ns	
	ET0_RX_ER セットアップ時間	t _{RERs}	10	—	ns	図 5.64
	ET0_RX_ER ホールド時間	t _{RERh}	10	—	ns	
	ET0_WOL 出力遅延時間	t _{WOLd}	1	23.5	ns	図 5.65

注1. RMII0_TXD_EN, RMII0_TXD1, RMII0_TXD0

注2. RMII0_CRS_DV, RMII0_RXD1, RMII0_RXD0, RMII0_RX_ER




図 5.56 REF50CK と RMII 信号とのタイミング




図 5.57 RMII 送信タイミング




図 5.58 RMII 受信タイミング (正常動作時)




図 5.59 RMII 受信タイミング (エラー発生ケース)




図 5.60 WOL 出力タイミング (RMII)




図 5.61 MII 送信タイミング (正常動作時)




図 5.62 MII 送信タイミング (衝突発生ケース)




図 5.63 MII 受信タイミング (正常動作時)




図 5.64 MII 受信タイミング (エラー発生ケース)




図 5.65 WOL 出力タイミング (MII)

表 5.42 PDC タイミング

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$,
出力負荷条件 : $V_{OH} = V_{CC} \times 0.5$, $V_{OL} = V_{CC} \times 0.5$, $C = 30pF$,
駆動能力制御レジスタは高駆動出力を選択時

項目	記号	min	max	単位	備考
PDC	PIXCLK入力サイクル時間	t_{PIXcyc}	37	—	図 5.66
	PIXCLK入力パルス幅 High レベル	t_{PIXH}	10	—	
	PIXCLK入力パルス幅 Low レベル	t_{PIXL}	10	—	
	PIXCLK立ち上がり時間	t_{PIXr}	—	5	
	PIXCLK立ち下がり時間	t_{PIXf}	—	5	
	PCKO出力サイクル時間	t_{PCKcyc}	$2 \times t_{PBcyc}$	—	図 5.67
	PCKO出力 High レベルパルス幅	t_{PCKH}	$(t_{PCKcyc} - t_{PCKr} - t_{PCKf})/2 - 3$	—	
	PCKO出力 Low レベルパルス幅	t_{PCKL}	$(t_{PCKcyc} - t_{PCKr} - t_{PCKf})/2 - 3$	—	
	PCKO立ち上がり時間	t_{PCKr}	—	5	
	PCKO立ち下がり時間	t_{PCKf}	—	5	
	VSYSN/HSYSN入力セットアップ時間	t_{SYNCS}	10	—	図 5.68
	VSYSN/HSYSN入力ホールド時間	t_{SYNCH}	5	—	
	PIXD 入力セットアップ時間	t_{PIXDS}	10	—	
	PIXD 入力ホールド時間	t_{PIXDH}	5	—	

注 1. t_{PBcyc} : PCLKB の周期




図 5.66 PDC 入力クロックタイミング




図 5.67 PDC 出力クロックタイミング




図 5.68 PDC AC タイミング

表 5.43 GLCDC タイミング

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKA = 8 \sim 120MHz$, $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$

項目	記号	min	typ	max	単位	測定条件
LCD_EXTCLK 入カクロック周波数	t_{Ecyc}	—	—	30 (注1)	MHz	図 5.69
LCD_EXTCLK 入カクロック Low パルス幅	t_{WL}	0.45	—	0.55	t_{Ecyc}	
LCD_EXTCLK 入カクロック High パルス幅	t_{WH}	0.45	—	0.55	t_{Ecyc}	
LCD_CLK 出カクロック周波数	t_{Lcyc}	—	—	30 (注1)	MHz	図 5.70
LCD_CLK 出カクロック Low パルス幅	t_{LOL}	0.4	—	0.6	t_{Lcyc}	
LCD_CLK 出カクロック High パルス幅	t_{LOH}	0.4	—	0.6	t_{Lcyc}	
LCD 出力データ遅延時間	t_{DD}	-3.5 (注2)	—	4 (注2)	ns	図 5.71

注1. パラレル RGB888,666,565 : Max. 27 MHz

シリアル RGB888 : Max. 30MHz (4x speed)

注2. 端子名に -A、-B などのグループ名を表す記号が付加されている場合、各グループで使用することを推奨します。

GLCDCについては、電気的特性のACタイミングを各グループで測定しています。

グループ-Aと-Bを組み合わせ使った場合、LCD 出力データ遅延時間(t_{DD})は min = -5.0ns、max = 5.5nsになります。




図 5.69 LCD_EXTCLK クロック入力タイミング




図 5.70 LCD_CLK クロック出力タイミング




図 5.71 LCD 出力データタイミング

5.4 USB 特性

表 5.44 内蔵USB ロースピード (Hostのみ) 特性 (DP, DM 端子特性)

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 3.0 \sim 3.6V$, $3.0V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $UCLK = 48MHz$, $PCLKA = 8 \sim 120MHz$,
 $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$

項目	記号	min	Typ	max	単位	測定条件
入力特性	入力 High レベル電圧	V_{IH}	2.0	—	—	V
	入力 Low レベル電圧	V_{IL}	—	—	0.8	V
	差動入力感度	V_{DI}	0.2	—	—	V
	差動コモンモードレンジ	V_{CM}	0.8	—	2.5	V
出力特性	出力 High レベル電圧	V_{OH}	2.8	—	3.6	V
	出力 Low レベル電圧	V_{OL}	0.0	—	0.3	V
	クロスオーバー電圧	V_{CRS}	1.3	—	2.0	V
	立ち上がり時間	t_{LR}	75	—	300	ns
	立ち下がり時間	t_{LF}	75	—	300	ns
	立ち上がり/立ち下がり時間比	t_{LR} / t_{LF}	80	—	125	%
プルダウン特性	DP/DM プルダウン抵抗 (ホスト選択時)	R_{pd}	14.25	—	24.80	k Ω




図 5.72 DP, DM 出力タイミング (ロースピード時)




図 5.73 測定回路 (ロースピード時)

表 5.45 内蔵USB フルスピード特性 (DP, DM 端子特性)

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 3.0 \sim 3.6V$, $3.0V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $UCLK = 48MHz$, $PCLKA = 8 \sim 120MHz$,
 $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$

項目	記号	min	Typ	max	単位	測定条件
入力特性	入力 High レベル電圧	V_{IH}	2.0	—	—	V
	入力 Low レベル電圧	V_{IL}	—	—	0.8	V
	差動入力感度	V_{DI}	0.2	—	—	V
	差動コモンモードレンジ	V_{CM}	0.8	—	2.5	V
出力特性	出力 High レベル電圧	V_{OH}	2.8	—	3.6	V
	出力 Low レベル電圧	V_{OL}	0.0	—	0.3	V
	クロスオーバー電圧	V_{CRS}	1.3	—	2.0	V
	立ち上がり時間	t_{FR}	4	—	20	ns
	立ち下がり時間	t_{FF}	4	—	20	ns
	立ち上がり/立ち下がり時間比	t_{FR}/t_{FF}	90	—	111.11	%
	出力抵抗	Z_{DRV}	28	—	44	Ω
ブルアップ、ブルダウン特性	DP ブルアップ抵抗 (ファンクション選択時)	R_{pu}	0.900	—	1.575	K Ω
			1.425	—	3.090	K Ω
	DP/DM ブルダウン抵抗 (ホスト選択時)	R_{pd}	14.25	—	24.80	K Ω




図 5.74 DP, DM 出力タイミング (フルスピード時)




図 5.75 測定回路 (フルスピード時)

5.5 A/D 変換特性

表 5.46 12 ビット A/D (ユニット 0) 変換特性

条件 : $V_{CC} = AV_{CC0} = AV_{CC1} = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AV_{CC0}$,
 $V_{SS} = AV_{SS0} = AV_{SS1} = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKB = PCLKC = 1MHz \sim 60MHz$, $T_a = T_{opr}$

項目		min	typ	max	単位	測定条件
分解能		8	—	12	ビット	
アナログ入力容量		—	—	30	pF	
チャネル専用サンプル ホールド回路使用時 (AN000 ~ AN002)	変換時間 (注1) (PCLKC = 60MHz 時) 許容信号源インピーダンス max = 1.0 k Ω	1.6 (0.4 + 0.25) (注2)	—	—	μs	- チャネル専用サンプル ホールド回路のサンプリ ング 24 ステート - サンプリング 15 ステート
	オフセット誤差	—	± 1.5	± 3.5	LSB	AN000 ~ AN002 = 0.25V
	フルスケール誤差	—	± 1.5	± 3.5	LSB	AN000 ~ AN002 = $V_{REFH0} - 0.25V$
	量子化誤差	—	± 0.5	—	LSB	
	絶対精度	—	± 3.0	± 5.5	LSB	
	DNL 微分非直線性誤差	—	± 1.0	± 2.0	LSB	
	INL 積分非直線性誤差	—	± 1.5	± 3.0	LSB	
	サンプルホールド回路のホールド特性	—	—	20	μs	
	ダイナミックレンジ	0.25	—	$V_{REFH0} - 0.25$	V	
チャネル専用サンプル ホールド回路未使用時 (AN000 ~ AN007)	変換時間 (注1) (PCLKC = 60MHz 時) 許容信号源インピーダンス max = 1.0 k Ω	0.48 (0.267) (注2)	—	—	μs	サンプリング 16 ステート
	オフセット誤差	—	± 1.0	± 2.5	LSB	
	フルスケール誤差	—	± 1.0	± 2.5	LSB	
	量子化誤差	—	± 0.5	—	LSB	
	絶対精度	—	± 2.5	± 4.5	LSB	
	DNL 微分非直線性誤差	—	± 0.5	± 1.5	LSB	
	INL 積分非直線性誤差	—	± 1.0	± 2.5	LSB	

注. 上記規格値は、A/D 変換中に外部バスアクセスを行わなかった場合の数値です。A/D 変換中に外部バスアクセスを行った場合は、上記規格値に収まらない可能性があります。

注1. 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。

注2. () はサンプリング時間を示します。

表 5.47 12ビット A/D (ユニット1)変換特性

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKB = PCLKD = 1MHz \sim 60MHz$, $T_a = T_{opr}$

項目		min	typ	max	単位	測定条件
分解能		8	—	12	ビット	
変換時間 (注1) (PCLKD = 60MHz時)	許容信号源インピーダンス max = 1.0kΩ	0.88 (0.633) (注2)	—	—	μs	サンプリング38ステート (ADSAM.SAM = 1)
変換時間 (注1) (PCLKD = 30MHz時)		1 (0.500) (注2)	—	—	μs	サンプリング15ステート (ADSAM.SAM = 1)
アナログ入力容量		—	—	30	pF	
オフセット誤差		—	±2.0	±3.5	LSB	
フルスケール誤差		—	±2.0	±3.5	LSB	
量子化誤差		—	±0.5	—	LSB	
絶対精度		—	±4.0	±6.0	LSB	
DNL 微分非直線性誤差 (PCLKD = 60MHz時)		—	±1.5	±4.0	LSB	
DNL 微分非直線性誤差 (PCLKD = 30MHz時)		—	±1.5	±2.5	LSB	
INL 積分非直線性誤差 (PCLKD = 60MHz時)		—	±2.0	±4.0	LSB	
INL 積分非直線性誤差 (PCLKD = 30MHz時)		—	±2.0	±3.5	LSB	

注. 上記規格値は、A/D変換中に外部バスアクセスを行わなかった場合の数値です。A/D変換中に外部バスアクセスを行った場合は、上記規格値に収まらない可能性があります。

注1. 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。

注2. ()はサンプリング時間を示します。

表 5.48 A/D内部基準電圧特性

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $PCLKB = PCLKD = 60MHz$, $T_a = T_{opr}$

項目	min	typ	max	単位	測定条件
A/D内部基準電圧	1.13	1.18	1.23	V	

5.6 D/A 変換特性

表 5.49 D/A 変換特性

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$,
 $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$,
 $T_a = T_{opr}$

項目		記号	min	typ	max	単位	測定条件
分解能		—	12	12	12	ビット	
バッファなし出力	絶対精度	—	—	—	±6.0	LSB	負荷抵抗 2MΩ 10 ビット換算
	微分非直線性誤差	DNL	—	±1.0	±2.0	LSB	負荷抵抗 2MΩ
	出力抵抗	R_O	—	8.6	—	kΩ	
	変換時間	t_s	—	—	3	μs	負荷容量 20pF
バッファ出力	負荷抵抗	R_L	5	—	—	kΩ	
	負荷容量	C_L	—	—	50	pF	
	出力電圧	V_O	0.2	—	AVCC1 - 0.2	V	
	微分非直線性誤差	DNL	—	±1.0	±2.0	LSB	
	積分非直線性誤差	INL	—	±2.0	±4.0	LSB	
	変換時間	t_s	—	—	4	μs	

5.7 温度センサ特性

表 5.50 温度センサ特性

条件 : $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq VREFH0 \leq AVCC0$,
 $VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V$,
 $T_a = T_{opr}$

項目	min	typ	max	単位	測定条件
相対精度	—	±1	—	°C	
温度傾斜	—	4	—	mV/°C	
出力電位 (@25°C)	—	1.21	—	V	
温度センサ起動時間	—	—	30	μs	
サンプリング時間 (注1)	4.15	—	—	μs	

注1. 12ビット A/D コンバータのサンプリング時間が本規格を満たすように S12AD1.ADSSTRT レジスタを設定してください。

5.8 パワーオンリセット回路、電圧検出回路特性

表 5.51 パワーオンリセット回路、電圧検出回路特性

条件 : $V_{CC} = AV_{CC0} = AV_{CC1} = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AV_{CC0}$,
 $V_{SS} = AV_{SS0} = AV_{SS1} = V_{REFL0} = V_{SS_USB} = 0V$,
 $T_a = T_{opr}$

項目			記号	min	typ	max	単位	測定条件
電圧検出レベル	パワーオン リセット(POR)	低消費電力機能無効(注1)	V _{POR}	2.5	2.6	2.7	V	図 5.76
		低消費電力機能有効(注2)		1.8	2.25	2.7		
	電圧検出回路(LVD0)		V _{det0_1}	2.84	2.94	3.04		図 5.77
			V _{det0_2}	2.77	2.87	2.97		
			V _{det0_3}	2.70	2.80	2.90		
	電圧検出回路(LVD1)		V _{det1_1}	2.89	2.99	3.09		図 5.78
			V _{det1_2}	2.82	2.92	3.02		
			V _{det1_3}	2.75	2.85	2.95		
	電圧検出回路(LVD2)		V _{det2_1}	2.89	2.99	3.09		図 5.79
			V _{det2_2}	2.82	2.92	3.02		
			V _{det2_3}	2.75	2.85	2.95		
内部リセット時間	パワーオンリセット時間		t _{POR}	—	4.6	—	ms	図 5.76
	LVD0リセット時間		t _{LVD0}	—	0.70	—		図 5.77
	LVD1リセット時間		t _{LVD1}	—	0.57	—		図 5.78
	LVD2リセット時間		t _{LVD2}	—	0.57	—		図 5.79
最小VCC低下時間			t _{VOFF}	200	—	—	μs	図 5.76、 図 5.77
応答遅延時間			t _{det}	—	—	200	μs	図 5.76 ~ 図 5.79
LVD動作安定時間(LVD有効切り替え時)			T _{d(E-A)}	—	—	10	μs	図 5.78、 図 5.79
ヒステリシス幅(LVD1, LVD2)			V _{LVH}	—	70	—	mV	

注. 最小VCC低下時間は、VCCがPOR/LVDの電圧検出レベル V_{POR} 、 V_{det1} 、 V_{det2} のmin値を下回っている時間です。

注1. 低消費電力機能無効 DEEPCUT[1:0] = 00b、または01b

注2. 低消費電力機能有効 DEEPCUT[1:0] = 11b




図 5.76 パワーオンリセットタイミング




図 5.77 電圧検出回路タイミング (V_{det0})




図 5.78 電圧検出回路タイミング (V_{det1})




図 5.79 電圧検出回路タイミング (V_{det2})

5.9 発振停止検出タイミング

表 5.52 発振停止検出回路特性

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $T_a = T_{opr}$

項目	記号	min	typ	max	単位	測定条件
検出時間	t_{dr}	—	—	1	ms	図 5.80




図 5.80 発振停止検出タイミング

5.10 バッテリバックアップ機能特性

表 5.53 バッテリバックアップ機能特性

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 $V_{BATT} = 2.0 \sim 3.6V$, $T_a = T_{opr}$

項目	記号	min	typ	max	単位	測定条件
バッテリバックアップ切り替え電圧レベル	V_{DET_BATT}	2.50	2.60	2.70	V	図 5.81
VCC電圧低下電源切り替え時 V_{BATT} 下限電圧	V_{BATT_SW}	2.70	—	—	—	
切り替え可能VCCオフ期間	$t_{V_OFF_BATT}$	200	—	—	μs	

注. 切り替え可能VCCオフ期間は、VCCがバッテリバックアップ切り替え電圧レベル V_{DET_BATT} のmin値を下回っている時間です。




図 5.81 バッテリバックアップ機能特性

5.11 フラッシュメモリ特性

表5.54 コードフラッシュメモリ特性

条件：VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 ~ 3.6V, 2.7V ≤ VREFH0 ≤ AVCC0,
VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V,

プログラム/イレーズ時の動作温度範囲：T_a = T_{opr}

項目		記号	FCLK = 4MHz			FCLK = 15MHz			20MHz ≤ FCLK ≤ 60MHz			単位
			min	typ	max	min	typ	max	min	typ	max	
プログラム時間 N _{PEC} ≤ 100回 のとき	128バイト	t _{P128}	—	0.75	13.2	—	0.38	6.6	—	0.34	6	ms
	8Kバイト	t _{P8K}	—	49	176	—	25	88	—	22	80	ms
	32Kバイト	t _{P32K}	—	194	704	—	97	352	—	88	320	ms
プログラム時間 N _{PEC} > 100回 のとき	128バイト	t _{P128}	—	0.91	15.8	—	0.46	8	—	0.41	7.2	ms
	8Kバイト	t _{P8K}	—	60	212	—	30	106	—	27	96	ms
	32Kバイト	t _{P32K}	—	234	848	—	117	424	—	106	384	ms
イレーズ時間 N _{PEC} ≤ 100回 のとき	8Kバイト	t _{E8K}	—	78	216	—	48	132	—	43	120	ms
	32Kバイト	t _{E32K}	—	283	864	—	173	528	—	157	480	ms
イレーズ時間 N _{PEC} > 100回 のとき	8Kバイト	t _{E8K}	—	94	260	—	58	158	—	52	144	ms
	32Kバイト	t _{E32K}	—	341	1040	—	208	632	—	189	576	ms
再プログラム/イレーズ サイクル (注1)	N _{PEC}		10000 (注2)	—	—	10000 (注2)	—	—	10000 (注2)	—	—	回
プログラム中のサスペンド 遅延時間	t _{SPD}	—	—	—	264	—	—	132	—	—	120	μs
イレーズ中の1回目のサスペンド 遅延時間 (サスペンド優先モード時)	t _{SESD1}	—	—	—	216	—	—	132	—	—	120	μs
イレーズ中の2回目のサスペンド 遅延時間 (サスペンド優先モード時)	t _{SESD2}	—	—	—	1.7	—	—	1.7	—	—	1.7	ms
イレーズ中のサスペンド 遅延時間 (イレーズ優先モード時)	t _{SEED}	—	—	—	1.7	—	—	1.7	—	—	1.7	ms
強制終了コマンド	t _{FD}	—	—	—	32	—	—	22	—	—	20	μs
データ保持時間 (注3)	t _{DRP}	10	—	—	—	10	—	—	10	—	—	年

注1. 再プログラム/イレーズサイクルの定義：再プログラム/イレーズサイクルは、ブロックごとの消去回数です。再プログラム/イレーズサイクルがn回(n = 1000)の場合、ブロックごとにそれぞれn回ずつ消去することができます。例えば、8Kバイトのブロックについて、それぞれ異なる番地に128バイト書き込みを64回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレーズサイクル回数は1回と数えます。ただし、消去1回に対して、同一アドレスに複数回の書き込みを行うことはできません。(上書き禁止)。

注2. 書き換え後のすべての特性を保証するmin回数です(保証は1 ~ min値の範囲)。

注3. 書き換えがmin値を含む仕様範囲内で行われたときの特性です。

表 5.55 データフラッシュメモリ特性

条件 : $V_{CC} = AVCC0 = AVCC1 = V_{CC_USB} = V_{BATT} = 2.7 \sim 3.6V$, $2.7V \leq V_{REFH0} \leq AVCC0$,
 $V_{SS} = AVSS0 = AVSS1 = V_{REFL0} = V_{SS_USB} = 0V$,
 プログラム/イレーズ時の動作温度範囲 : $T_a = T_{opr}$

項目		記号	FCLK = 4MHz			FCLK = 15MHz			20MHz ≤ FCLK ≤ 60MHz			単位
			min	typ	max	min	typ	max	min	typ	max	
プログラム時間	4バイト	t_{DP4}	—	0.36	3.8	—	0.18	1.9	—	0.16	1.7	ms
イレーズ時間	64バイト	t_{DP64}	—	3.1	18	—	1.9	11	—	1.7	10	ms
	128バイト	t_{DP128}	—	4.7	27	—	2.9	16	—	2.6	15	ms
	256バイト	t_{DP256}	—	8.9	50	—	5.4	31	—	4.9	28	ms
ブランクチェック時間	4バイト	t_{DBC4}	—	—	84	—	—	33	—	—	30	μs
再プログラム/イレーズサイクル (注1)		N_{DPEC}	100000 (注2)	—	—	100000 (注2)	—	—	100000 (注2)	—	—	回
プログラム中のサスペンド遅延時間		t_{DSPD}	—	—	264	—	—	132	—	—	120	μs
イレーズ中の1回目のサスペンド遅延時間 (サスペンド優先モード時)	64バイト	—	—	—	216	—	—	132	—	—	120	μs
	128バイト	—	—	—	216	—	—	132	—	—	120	μs
	256バイト	—	—	—	216	—	—	132	—	—	120	μs
イレーズ中の2回目のサスペンド遅延時間 (サスペンド優先モード時)	64バイト	—	—	—	300	—	—	300	—	—	300	μs
	128バイト	—	—	—	390	—	—	390	—	—	390	μs
	256バイト	—	—	—	570	—	—	570	—	—	570	μs
イレーズ中のサスペンド遅延時間 (イレーズ優先モード時)	64バイト	—	—	—	300	—	—	300	—	—	300	μs
	128バイト	—	—	—	390	—	—	390	—	—	390	μs
	256バイト	—	—	—	570	—	—	570	—	—	570	μs
強制終了コマンド		t_{FD}	—	—	32	—	—	22	—	—	20	μs
データ保持時間 (注3)		t_{DDRP}	10	—	—	10	—	—	10	—	—	年

注1. 再プログラム/イレーズサイクルの定義 : 再プログラム/イレーズサイクルは、ブロックごとの消去回数です。再プログラム/イレーズサイクルがn回 (n = 100000) の場合、ブロックごとにそれぞれn回ずつ消去することができます。例えば、2Kバイトのブロックについて、それぞれ異なる番地に4バイト書き込みを512回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレーズサイクル回数は1回と数えます。ただし、消去1回に対して、同一アドレスに複数回の書き込みを行うことはできません。(上書き禁止)。

注2. 書き換え後のすべての特性を保証するmin回数です(保証は1～min値の範囲)。

注3. 書き換えがmin値を含む仕様範囲内で行われたときの特性です。




図 5.82 フラッシュメモリプログラム/イレーズサスペンドタイミング

5.12 バウンダリスキャン

表5.56 バウンダリスキャン特性

条件：VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 ~ 3.6V, 2.7V ≤ VREFH0 ≤ AVCC0,
VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = 0V,

T_a = T_{opr}

出力負荷条件：V_{OH} = VCC × 0.5, V_{OL} = VCC × 0.5, C = 30pF,

駆動能力制御レジスタは高駆動出力を選択時

項目	記号	min	typ	max	単位	測定条件
TCKクロックサイクル時間	t _{TCKcyc}	100	—	—	ns	図 5.83
TCKクロックHighレベルパルス幅	t _{TCKH}	45	—	—	ns	
TCKクロックLowレベルパルス幅	t _{TCKL}	45	—	—	ns	
TCKクロック立ち上がり時間	t _{TCKr}	—	—	5	ns	
TCKクロック立ち下がり時間	t _{TCKf}	—	—	5	ns	
TRST#パルス幅	t _{TRSTW}	20	—	—	t _{TCKcyc}	図 5.84
TMSセットアップ時間	t _{TMSS}	20	—	—	ns	図 5.85
TMSホールド時間	t _{TMSH}	20	—	—	ns	
TDIセットアップ時間	t _{TDIS}	20	—	—	ns	
TDIホールド時間	t _{TDIH}	20	—	—	ns	
TDOデータ遅延時間	t _{TDOD}	—	—	40	ns	




図 5.83 バウンダリスキャン TCK タイミング




図 5.84 バウンダリスキャン TRST# タイミング




図 5.85 バウンダリスキャン入出力タイミング

付録 1. 外形寸法図

外形寸法図の最新版や実装に関する情報は、ルネサス エレクトロニクスホームページの「パッケージ」に掲載されています。




図 A. 177 ピン TFLGA (PTLG0177KA-A)




図 B. 176 ピン LFBGA (PLBG0176GA-A)




図 C. 176 ピン LFQFP (PLQP0176KB-A)




図 D. 145 ピン TFLGA (PTLG0145KA-A)




図 E. 144 ピン LFQFP (PLQP0144KA-B)





図 F. 100 ピン TFLGA (PTLG0100JA-A)



改訂記録	RX65N グループ、RX651 グループ データシート
------	------------------------------

改訂区分の説明

- テクニカルアップデート発行番号のある項目：発行済みの該当テクニカルアップデートを反映した変更
- テクニカルアップデート発行番号のない項目：テクニカルアップデートを発行しない軽微な変更

Rev.	発行日	改訂内容		改訂区分
		ページ	ポイント	
1.00	2016.08.08	—	初版発行	
2.10	2017.10.02	全体	コードフラッシュメモリ容量が1.5Mバイト以上の製品を追加 従来製品はコードフラッシュメモリ容量が1Mバイト以下の製品と表記	
		1. 概要		
		6、9	表 1.1 仕様概要 (5 / 8) 注記を追加	TN-RX*-A164B/J
		8	表 1.1 仕様概要 (7 / 8) 12ビットD/Aコンバータ (R12DA) の説明変更	TN-RX*-A165A/J
		4. I/O レジスタ		
		132	表 4.1 I/O レジスタアドレス一覧 (35 / 49) 変更	TN-RX*-A176A/J
		5. 電気的特性		
		147	表 5.1 絶対最大定格 変更	
		150	表 5.5 DC 特性 (3) 変更	TN-RX*-A164B/J
		152	表 5.7 DC 特性 (4) 変更	TN-RX*-A164B/J TN-RX*-A176A/J
		153	表 5.9 熱抵抗値 (参考値) 追加	
		162	表 5.21 低消費電力状態からの復帰タイミング (1) 変更	TN-RX*-A176A/J
		189	表 5.35 RSPI タイミング 変更	
		211	表 5.49 D/A 変換特性 変更	TN-RX*-A165A/J
		216	表 5.54 コードフラッシュメモリ特性 変更	
		217	表 5.55 データフラッシュメモリ特性 変更	

すべての商標および登録商標は、それぞれの所有者に帰属します。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス（予約領域）のアクセス禁止

【注意】リザーブアドレス（予約領域）のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違うと、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して生じた損害（お客様または第三者いずれかに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
 2. 当社製品、本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
 3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
 4. 当社製品を、全部または一部を問わず、改造、改変、複製、その他の不適切に使用しないでください。かかる改造、改変、複製等により生じた損害に関し、当社は、一切その責任を負いません。
 5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。
標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、
家電、工作機械、パーソナル機器、産業用ロボット等
高品質水準： 輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、
金融端末基幹システム、各種安全制御装置等
当社製品は、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を生じさせるおそれのある機器・システム（宇宙、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することはできません。たとえ、意図しない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。
 6. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
 7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
 8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
 9. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。また、当社製品および技術を、(1)核兵器、化学兵器、生物兵器等の大量破壊兵器およびこれらを運搬することができるミサイル（無人航空機を含みます。）の開発、設計、製造、使用もしくは貯蔵等の目的、(2)通常兵器の開発、設計、製造または使用の目的、または(3)その他の国際的な平和および安全の維持の妨げとなる目的で、自ら使用せず、かつ、第三者に使用、販売、譲渡、輸出、賃貸もしくは使用許諾しないでください。
当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
 10. お客様の転売、貸与等により、本書（本ご注意書きを含みます。）記載の諸条件に抵触して当社製品が使用され、その使用から損害が生じた場合、当社は一切その責任を負わず、お客様にかかる使用に基づく当社への請求につき当社を免責いただきます。
 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
 12. 本資料に記載された情報または当社製品に関し、ご不明点がある場合には、当社営業にお問い合わせください。
- 注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

(Rev.3.0-1 2016.11)



ルネサスエレクトロニクス株式会社

■営業お問合せ窓口

<http://www.renesas.com>

※営業お問合せ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス株式会社 〒135-0061 東京都江東区豊洲3-2-24（豊洲フォレシア）

■技術的なお問合せおよび資料のご請求は下記どうぞ。
総合お問合せ窓口：<https://www.renesas.com/contact/>