電子部品、半導体の調達、通信販売から製造受託のマルツオンライン

資料・技術情報

PWM ICのOutput DriveとDelayの等価回路モデル【SPICEシミュレーション連載講座】

  • 2016/07/07

    マルツのSPICE回路シミュレーション講座。今回は、PWM ICのデバイスモデリングに関して、 Output Driveの等価回路モデルDelayの等価回路モデルをご紹介します。 どちらもLTspiceで回路シミュレーションを試せるデバイスモデルと、評価用回路のサンプルデータを公開しています。 サンプルデータのダウンロードは下記URLからお願いいたします。


     

    Output Driveの等価回路モデルと評価用シミュレーション・データ

    Output Drive 2016-07-04 14.55.13Output Drive 2016-07-04 14.55.30

    Output Drive 2016-07-04 14.55.46 Output Drive 2016-07-04 14.56.13

    ネットリスト

    *$

    * PART NUMBER: Output_Drive

    * COMPONENTS: Output Drive

    * MANUFACTURER: Bee Technologies

    * All Rights Reserved Copyright (C) Bee Technologies Inc. 2014

    .SUBCKT Output_DriveOutputDrive_INOutputDrive_OUTOutputDrive_VCC

    Q_Q6         OUTPUTDRIVE_VCC N07312 N07338 QODTR02

    Q_Q2         N07484 N07024 0 QODIN

    D_D1         N07338 N07296 DODDIODE

    D_D2         N07312 N07296 DODDIODE

    R_R5         N07338 N07582  1

    C_C1         0 N07582  1p IC=0

    R_R4         N07360 N07338  5k

    I_I1         0 N07160 DC 200uAdc

    R_R1         OutputDrive_IN N06894  10k

    E_E1         OUTPUTDRIVE_OUT 0 N07582 0 1

    Q_Q3         N07296 N07160 N07484 QODIN

    Q_Q1         N07160 N06894 N06992 QODIN

    R_R2         N06894 N07024  1k

    Q_Q4         OUTPUTDRIVE_VCC N07296 N07360 QODTR01

    R_R3         0 N06992  1k

    I_I2         0 N07296 DC 1mAdc

    Q_Q5         N07338 N07484 0 QODTR01

    .model QODTR02 npn

    + is=1e-014 vaf=100 ikf=0.5 var=100 re=0.5

    + rb=100 rc=1.5 cje=2e-012 cjc=2e-012

    + tf=1e-008 xtf=10 vtf=10 itf=1 tr=1e-008

    .model QODIN npn

    + vaf=50 br=2 var=100 cje=1.5e-012 cjc=1.5e-013

    + tf=1e-009 xtf=10 vtf=10 itf=1 tr=1e-009

    .model DODDIODE d

    + is=4e-007 rs=0.1 cjo=1e-012 m=0.3333 vj=0.75

    + isr=1e-010 bv=100 ibv=0.0001 tt=5e-009

    .model QODTR01 npn

    + is=1e-014 vaf=100 ikf=0.5 var=100 re=0.5

    + rb=100 rc=1.5 cje=2e-012 cjc=2e-012 tf=1e-008

    + xtf=10 vtf=10 itf=1 tr=1e-008

    .ENDS Output_Drive

    *$

    >>サンプル・データのダウンロードはこちらからどうぞ

    http://www.marutsu.co.jp/contents/shop/marutsu/download/160707/Output Drive.zip


    Delayの等価回路モデルと評価用シミュレーション・データ

     

    Delay 2016-07-04 14.58.06 Delay 2016-07-04 14.58.20

    Delay 2016-07-04 14.58.40Delay 2016-07-04 14.58.54

     

    ネットリスト

    *$

    * PART NUMBER: DELAY

    * COMPONENTS: DELAY

    * MANUFACTURER: Bee Technologies

    * All Rights Reserved Copyright (C) Bee Technologies Inc. 2014

    .SUBCKT DELAY Delay_INDelay_OUTDelay_OSC

    G_G1         CAL_01 0 VALUE { if(V(Delay_IN)<1 & V(Delay_OSC)>3,1m,0) }

    G_G2         0 CAL_01 VALUE { if(V(Delay_IN)>3 & V(Delay_OSC)>3,1m,0) }

    C_C1         0 CAL_01  1n IC=0

    G_G3         CAL_01 0 VALUE { if(V(CAL_01)>3.5,1m,0) }

    G_G4         0 CAL_01 VALUE { if(V(CAL_01)<0.01,1m,0) }

    E_E1         N17175 0 VALUE { if(V(IN_Delay_P,IN_Delay_M)>0.01,5,0) }

    R_R3         0 IN_DELAY_P  100MEG

    R_R1         0 Delay_OSC  100MEG

    E_E2         IN_DELAY_M 0 VALUE { if(V(Delay_OUT)>4,{LV},{HV}) }

    R_R4         N17175 N17023  10

    R_R2         0 Delay_IN  100MEG

    C_C2         0 N17023  10p IC=0

    E_GAIN2         DELAY_OUT 0 VALUE {1 * V(N17023)}

    R_R5         0 IN_DELAY_M  100MEG

    E_GAIN3         IN_DELAY_P 0 VALUE {1 * V(CAL_01)}

    .PARAM  lv=1.25 hv=2.5

    .ENDS DELAY

    *$


    >>サンプル・データのダウンロードはこちらからどうぞ

    http://www.marutsu.co.jp/contents/shop/marutsu/download/160707/Delay.zip


    マルツエレックの研究開発(R&D)支援サービス

    【等価回路開発】

    等価回路を作成することで、デバイスの動作検証及び アプリケーション開発が出来るようになります。

    【デバイスモデリング】

    お客様の必要な電子部品のSPICEモデルをご提供します。

    【回路シミュレーション】

    再現性が高く、解析時間を短縮できるシミュレーションをご提供します。 収束エラー問題も解決いたします。

    SPICEによる回路シミュレーションの高度な技術で、お客様の研究開発をサポートいたします。

    http://www.marutsu.co.jp/pc/static/large_order/rd_service

    詳細なご案内は上記リンク先に掲載しております。お問い合わせもこちらからお願いいたします。

     

SRQ Flip FlopとHYSTERESIS COMPARATORの等価回路モデル【SPICEシミュレーション連載講座】

  • 2016/06/07

    マルツのSPICE回路シミュレーション講座。今回は、PWM ICのデバイスモデリングに関して、

    SRQ Flip Flopの等価回路モデルと、HYSTERESIS  COMPARATORの等価回路モデルをご紹介します。

    どちらもLTspiceで回路シミュレーションを試せるデバイスモデルと、評価用回路のサンプルデータを公開しています。

    サンプルデータのダウンロードは下記URLからお願いいたします。


    SRQ Flip Flopの等価回路モデルと評価用シミュレーション・データ

    srqff

    http://www.marutsu.co.jp/contents/shop/marutsu/download/160607/RSQ_Flip_Flop.zip

     

    ▽SRQ Flip Flopの等価回路モデル ネットリスト
    ———————————

    *$

    * PART NUMBER: SRQ FLIP-FLOP

    * COMPONENTS: SRQ FLIP-FLOP

    * MANUFACTURER: Bee Technologies

    * All Rights Reserved Copyright (C) Bee Technologies Inc. 2014

    .SUBCKT SRQ_FLIP_FLOP SRQ_Flip_Flop_SSRQ_Flip_Flop_RSRQ_Flip_Flop_Q

    C_C1         0 N02932  10p IC=0

    E_GAIN1         SRQ_FLIP_FLOP_Q 0 VALUE {1 * V(N02932)}

    R_R1         N02868 N02932  10

    R_R2         0 SRQ_Flip_Flop_R  100MEG

    R_R3         0 SRQ_Flip_Flop_S  100MEG

    E_E1         N02868 0 VALUE { if((V(SRQ_Flip_Flop_S)>4 &

    +  V(SRQ_Flip_Flop_R)<1),5,(if((V(SRQ_Flip_Flop_S)<1 &

    +  V(SRQ_Flip_Flop_R)>4),0,V(SRQ_Flip_Flop_Q)))) }

    .ENDS SRQ_FLIP_FLOP

    *$

    ———————————

     


    HYSTERESIS  COMPARATORの等価回路モデルと評価用シミュレーション・データ

    HYSTERESISHYSres

    http://www.marutsu.co.jp/contents/shop/marutsu/download/160607/HYSTERESIS_COMPARATOR.zip

     

    ▽HYSTERESIS  COMPARATOR の等価回路 ネットリスト

    ———————————

    *$

    * PART NUMBER: HYSTERESIS COMPARATOR

    * COMPONENTS: HYSTERESIS COMPARATOR

    * MANUFACTURER: Bee Technologies

    * All Rights Reserved Copyright (C) Bee Technologies Inc. 2014

    .SUBCKT HYSTERESIS_COMPARATOR HYS_COMP_IN_P HYS_COMP_OUT

    E_E1         N02564 0 VALUE {

    +  if(v(HYS_COMP_IN_P)>(V(HYS_COMP_IN_M)+0.01),5,0)

    +  }

    E_E2         HYS_COMP_IN_M 0 VALUE {

    +  if(V(HYS_COMP_OUT)>4,{LV},{HV}) }

    R_R1         N02564 HYS_COMP_OUT  10

    R_R2         0 HYS_COMP_IN_M  100MEG

    R_R3         0 HYS_COMP_IN_P  100MEG

    C_C1         0 HYS_COMP_OUT  10p IC=0

    .PARAM  lv=0.5 hv=1 vref=5

    .ENDS HYSTERESIS_COMPARATOR

    *$

    ———————————


    マルツエレックの研究開発(R&D)支援サービス

    ▽【等価回路開発】

    等価回路を作成することで、デバイスの動作検証及び
    アプリケーション開発が出来るようになります。

    ▽【デバイスモデリング】

    お客様の必要な電子部品のSPICEモデルをご提供します。

    ▽【回路シミュレーション】

    再現性が高く、解析時間を短縮できるシミュレーションをご提供します。
    収束エラー問題も解決いたします。

     

    SPICEによる回路シミュレーションの高度な技術で、お客様の研究開発をサポートいたします。

    http://www.marutsu.co.jp/pc/static/large_order/rd_service

    詳細なご案内は上記リンク先に掲載しております。お問い合わせもこちらからお願いいたします。

オシレータとRSQB Flip Flopの等価回路モデル【SPICEシミュレーション連載講座】

  • 2016/05/12

    マルツのSPICE回路シミュレーション講座。今回は、PWM ICのデバイスモデリングに関して、オシレータの等価回路モデルと、RSQB Flip Flopの等価回路モデルをご紹介します。どちらもLTspiceで回路シミュレーションを試せるデバイスモデルと、評価用回路のサンプルデータを公開しています。

    サンプルデータのダウンロードは下記URLからお願いいたします。


    オシレータのデバイスモデルと評価用シミュレーション・データ

    os

    http://www.marutsu.co.jp/contents/shop/marutsu/download/160512/No42_Oscillator_sample.zip

     

    ▽オシレータの等価回路モデル ネットリスト
    ———————————

    *$
    * PART NUMBER: OSCILLATOR
    * COMPONENTS: OSCILLATOR
    * MANUFACTURER: Bee Technologies
    * All Rights Reserved Copyright (C) Bee Technologies Inc. 2014
    .SUBCKT OSCILLATOR Oscillator_IN Oscillator_OUT
    + PARAMS: iout=5m lv=1.25 hv=2.5
    R_R4 N06418 N06402 10
    V_V2 N06126 0 0.5Vdc
    C_C2 0 N06402 10p IC=0
    V_V3 N06132 0 3Vdc
    D_D1 N06126 OSCILLATOR_IN Dide_Oscillator
    E_GAIN1 OSCILLATOR_OUT 0 VALUE {1 * V(N06402)}
    D_D2 OSCILLATOR_IN N06132 Dide_Oscillator
    E_E2 N06418 0 VALUE { if(V(Oscillator_IN)>(V(CAL_OUTPUT)+0.01),5,0)
    + }
    G_G1 OSCILLATOR_IN 0 VALUE { if(V(Oscillator_OUT)>4,{IOUT},0) }
    E_E3 CAL_OUTPUT 0 VALUE { if(V(Oscillator_OUT)>4,{LV},{HV}) }
    R_R3 0 CAL_OUTPUT 100MEG
    .model Dide_Oscillator d (N=0.01)
    .ENDS OSCILLATOR
    *$
    ———————————


    RSQB Flip Flopのデバイスモデルと評価用シミュレーション・データ

    ff

    http://www.marutsu.co.jp/contents/shop/marutsu/download/160512/No43_RSQB_FlipFlop_sample.zip

     

    ▽RSQB Flip Flopの等価回路 ネットリスト

    ———————————
    *$
    * PART NUMBER: RSQB FLIP-FLOP
    * COMPONENTS: RSQB FLIP-FLOP
    * MANUFACTURER: Bee Technologies
    * All Rights Reserved Copyright (C) Bee Technologies Inc. 2014
    .SUBCKT RSQB_FLIP_FLOP RSQB_FlipFlopR RSQB_FlipFlopS RSQB_FlipFlopQB
    E_GAIN1 RSQB_FlipFlopQB 0 VALUE {1 * V(N03648)}
    R_R1 N03584 N03648 10
    R_R2 0 RSQB_FlipFlopR 100MEG
    R_R3 0 RSQB_FlipFlopS 100MEG
    E_E1 N03584 0 VALUE { if((V(RSQB_FlipFlopR)>4 &
    + V(RSQB_FlipFlopS)<1),5,(if((V(RSQB_FlipFlopR)<1 &
    + V(RSQB_FlipFlopS)>4),0,V(RSQB_FlipFlopQB)))) }
    C_C1 0 N03648 10p IC=0
    .ENDS RSQB_FLIP_FLOP
    *$
    ———————————

     


    マルツエレックの研究開発(R&D)支援サービス

    ▽【等価回路開発】

     等価回路を作成することで、デバイスの動作検証及び
    アプリケーション開発が出来るようになります。

    ▽【デバイスモデリング】

     お客様の必要な電子部品のSPICEモデルをご提供します。

    ▽【回路シミュレーション】

     再現性が高く、解析時間を短縮できるシミュレーションをご提供します。
    収束エラー問題も解決いたします。

     

    SPICEによる回路シミュレーションの高度な技術で、お客様の研究開発をサポートいたします。

    http://www.marutsu.co.jp/pc/static/large_order/rd_service

    詳細なご案内は上記リンク先に掲載しております。お問い合わせもこちらからお願いいたします。

ロジックICで構成した周波数カウンタの製作 【設計編 その3】

  • 2016/05/10

    ◎カウンタとラッチ

    ★ゲート後のブロック

    ゲート後のブロックと各部の波形関係を図43に示します。
    ゲート出力波形に注意してください。
    ゲートをオープンしている間(ゲート時間)だけ波形整形回路からの信号が出力され、ゲートを閉じるカウンタへの信号はHレベル固定です。

    160510-04-01

    ★カウンタ

    図44に74HC390のカウンタ接続を示します。
    基準時間発生部の1/10分周は5進カウンタのクロックCKBにクロックを入力するデバイダ接続でしたが、カウンタ接続は2進カウンタのCKAへクロックを入力し、QAをCKBに接続すると10進カウンタになります。

    160510-04-02

    図45はこの時のタイミングチャートです。
    クロック(CKA)が入る毎にカウントアップしていきます。
    10進ですから、9の次は0(ゼロ)に戻ります。

    160510-04-03

    ★Dラッチ

    ラッチはデータを保持する装置で、今回の場合、カウント値をデコーダにセットする役目をしています。
    今回は図46のラッチIC 74HC373を用いています。

    160510-04-04

    Dタイプ・ラッチと呼ばれるもので入力データはD0~D7の8ビット、出力はQ0~Q7でDとQは同じ数字に対応しています。

    制御信号はOEバーとLEの2つで、OEバーは他の入力条件によらず、Hにすると出力(Q)はハイ・インピーダンスになります。

    LEがラッチの制御信号で、HではD入力がそのまま出力されます。
    また、LEをLにすると、Lになる前の入力状態が出力され、LEがLの間は入力が変化しても出力は変化しません。
    これがラッチです。

    図47にタイミング例を示します。
    LEがHになっている①の区間ではD入力の状態(値)がそのままQに現れています。
    表現を変えると、LEがHの時、DはQに筒抜け状態になり、ゲートオープンとも言えます。

    LEがLに変化するラッチのポイント(A、B)ではその時のD入力の状態が出力に固定され、D入力が変化しても影響されません。
    これも別な表現をすれば最後のデータを保持し、ゲートを閉じたような状態です。

    160510-04-05

    74HC373の内部はどのような構成なのか分かりませんが、個別のゲートICで構成したDラッチの回路例を図48に示します。
    負論理入力のRSラッチの前に制御回路を追加したものです。
    74HC373のようにOEバーの機能はありませんが、出力はQとQバーの2つが得られ、真理値表は図46と同じになります。

    1ビットだけDラッチが欲しい場合はこのような回路を覚えておくと便利です。
    NANDゲートが4個とNOTゲートが1個の構成ですが、この回路を工夫すればNANDゲート4個で構成することができます。

    160510-04-06

    ★カウンタとラッチの接続

    表示は4桁ですが、基本的なカウンタとラッチの接続を最下位桁(1位)を例として図49に示します。
    74HC390は10進カウンタが2個、74HC373は8ビットです。
    1桁は4ビットですから、それぞれ半分ずつ接続することになり、図49の74HC373は4ビットで表現しています。
    カウンタ出力はQAが最下位ビットですから、この例ではQAをD0に対応し、D0の出力はQ0です。
    もう一つの74HC373のOEバーは今回の場合用いないのでGNDへ接続し、常にQ出力が出ている状態にしておきます。

    160510-04-07

    図50は各桁との接続です。
    最下位桁のクロックはゲート出力ですが、上位桁は下位桁のQDを接続します。
    各リセット端子(CLR)は共通に接続し、これに制御回路からのリセット信号を接続します。

    ラッチも各LE端子を共通接続し、これも制御回路からのラッチ信号を接続します。
    カウンタ出力(QA~QD)とD0~D7の接続はこの図では省略していますが、実際には図49のとおりです。

    160510-04-08

    ★タイミング詳細

    ゲート、ラッチ、リセットおおびカウンタ値がどのようになっているか分かりにくいと思いますので図51で説明します。
    説明が簡単になるように最下位桁のみとし、5または6あたりのカウント値を表示するものと思って下さい。

    まず、ゲートはLでオープンし、この期間にカウントされます。
    ①の期間では0、1、2、4,5までカウントしています。
    この5をカウントした直後にゲートが閉じて(H)、カウント値は5のままです。

    その後ラッチ信号がHになり、この期間のラッチ出力は5です。
    この例ではラッチ前のラッチ出力が6だったのでラッチ信号Hの開始ポイントで5に変化しています。

    ラッチ信号がLになった後で今度はリセット信号がHになります。
    カウンタ(74HC390)はこのHでリセットされてカウンタ出力はゼロになります。

    この場合、74HC373のD入力値もゼロになりますが、すでにラッチ状態になっていますので、ラッチ出力は5のままです。

    次のゲートがオープンする②の期間では0、1、2、3、4、5、6までカウントしました。
    同様にゲートが閉じたことによって6でカウント値が止まったままです。
    今度はラッチ信号のHでラッチ出力が5から6に変化し、その後ラッチされ、リセットとなる繰り返し動作です。

    この例では最下位桁で説明しましたが、その他の桁もクロック入力が下位桁からのQDになるだけなので内部の動作は同じです。

    ゲート時間1sと1msは時間が異なりますが、ラッチ、リセットの順序は同じですから、同じ動作をします。
    また、更新周期はラッチ信号間の時間で、それぞれ2sおよび200msです。

    160510-04-09

    ◎デコーダと7SEG-LED

    図52にラッチ(74HC373)を含めたデコーダと7SEG-LEDの接続を示します。
    デコーダICは74HC4511です。
    このICの詳細については資料・技術情報「アップダウンカウンタの製作 基礎編」を参照願います。

    7SEG-LEDはカソード・コモンです。
    電流制限抵抗の値は用いる7SEG-LEDで異なります。
    4桁ありますのでかなりの消費電流になります。
    なるべく最小限の電流値にしたほうが良いです。

    ちなみに今回は7SEG-LEDにLinkmanのKW1391CSBを用い、制限抵抗は680Ωとしています。

    7SEG-LEDのデシマルポイント(DP)は最上位桁以外は使用しません。
    最上位桁のみ図53のように電流制限抵抗を介して電源へ接続します。
    つまり、1s、1msのゲート時間によらず、常にデシマルポイントが点灯します。

    また、最上位桁のカウンタ出力QDはトランジスタによるLEDスイッチング回路へ接続します。
    QDはカウント値8以上でHになります。
    つまり、表示が8XXX以上になったらカウントオーバーに近い状態またはカウントオーバーであることをLEDで知らせます。
    QDから取ると図51のタイミング詳細のように一旦ゼロになりますのでLEDは点滅動作します。
    ちなみに、74HC373のQ出力から取れば点灯動作です。

    160510-04-10

    160510-04-11

ロジックICで構成した周波数カウンタの製作 【設計編 その2】

  • 2016/05/10

    ◎ゲート時間1ms時の制御

    ★表示のチラツキとニジミの問題

    ゲート時間1s時のラッチ、リセットの制御は分周出力からゲートIC(ANDとNOT)を用いて作りだしました。
    これをそのまま1ms時に当てはめた場合を図25に示します。

    ゲートオープン(Hレベル)と閉じている(Lレベル)時間は同じ1msです。
    つまり、表示の更新時間は2msです。
    当初からこのことは分かっていたのですが、実際に動作させてみると表示にチラツキとニジミが出てしまいます。
    例えば、2と3の表示ではセグメントのcが点灯してニジミのようになって、2と3の区別がつきません。
    結局、ゲート時間1msでは更新時間2msの方式は使えません。

    160510-03-01_b

    ★更新周期を長くする

    更新周期を長くすればニジミなどは起きません。
    ただし、ゲート時間は1msですから、この時間は変えられません。
    したがって、図26のような制御が必要です。
    更新周期は③のラッチと⑤のラッチまでの時間ですから、この時間間隔を数100ms以上にすればよいわけです。

    160510-03-02

    ◎更新周期のみを長くする

    ★f/N分周

    入力信号の周波数fに対して任意の値Nで分周するf/N分周器を図27に示します。
    Nはプログラム可能な2~99までの値で、fを500Hz、Nを10とすれば f / N = 500 / 10 = 50Hzです。

    また、Hレベルの時間は1msになり、この部分でカウントをさせます。
    Lレベルの時間は19msですが、これでは適切な更新周期に不足していますので、N値を大きくすれば良いわけです。

    例えば、Nを99とすればLレベルになっている時間は197msですから、約0.2sの更新周期になります。

    160510-03-03

    ★カウンタICによるプログラマブルf/N分周器

    図28にカウンタICを用いたプログラマブルf/N分周器のブロック図を示します。
    プリセット付のダウンカウンタを2個用い、1段目のカウンタで設定値の×1、2段目で×10の設定になります。

    160510-03-04

    図29に回路を示します。
    10進アップ/ダウンカウンタの74HC192をダウンカウンタとして用いています。
    ダウンカウントは0(ゼロ)になるとボロー(BOバー)がLレベルになります。
    後段カウンタのボロー出力でG1、G2のRSフリップ・フロップでデータをプリセットします。

    設定値はN-1です。
    74HC192のA~DにBCDコードで加えます。
    1段目では8をセット、2段目では9を加えていますので、Nは99です。
    したがって f / N は 500 / 99 =5.05Hz となり、Hレベルの時間は1ms、Lレベルの時間は197msです。
    つまり、更新周期は約0.2sです。

    160510-03-05

    図30にタイミングチャートを示します。
    分かり易いように12をプリセットした場合です。

    160510-03-06

    ◎ゲート時間1ms時のラッチとリセット

    ★モノステーブル・マルチバイブレータ

    ゲート時間1ms時のラッチとリセットはモノステーブル・マルチバイブレータを用いています。
    モノステーブル・マルチバイブレータとは図31のように入力(トリガ)を与えると一定時間のパルスを発生するもので、パルス幅Tは外付けのC、Rで決まります。

    160510-03-07

    ★74HC123

    市販のモノステーブル・マルチバイブレータにはいくつかのICがあり、図32に74HC123Aを示します。
    このICは2回路を内蔵し、トリガはL→HへのエッジまたはH→Lへのエッジを選択することができます。
    出力はQとQバーの2つで、常に逆の論理になり、都合の良い論理を選択できます。

    パルス幅はCx,Rxで決めますが、トリガのH時間より短い設定をすれば、これにより短いパルスが得られます。

    160510-03-08

    74HC123は2回路入りです。
    そこで今回は図33の接続でラッチとリセットの信号を得ています。
    タイミングとしては1msゲート信号がH→Lになってからこれらの信号を得たいので、1段目はH→Lのエッジでトリガをかけます。
    このトリガによって発生したパルス(Q出力)をラッチ信号とし、さらにこれを次段のL→Hエッジ入力であるB入力へ入力します。
    このエッジ入力で発生するパルスがリセット信号になります。

    各信号のタイミングは図33のとおりで、ラッチはH→Lへの変化で確定します。
    リセットはL→Hへの変化のポイントです。

    それぞれのHレベルの時間はそれほど重要ではありません。
    今回はこの時間を約100μsに設定しています。
    なお、ラッチからリセットへの間隔は図33では直後のタイミングに見えますが、実際にはデバイスのディレー(遅れ)時間があり、実測で10数nsです。

    160510-03-09

    ★回路

    図34に回路を示します。
    今回の場合、パルス幅はそれほどの精度は必要ありません。
    1000pFと100kΩで約100μsになります。
    パルス幅の計算方法またはその他の動作モードについてはメーカーのデータシートを参照願います。
    精度は必要ありませんので、抵抗はカーボン抵抗です。
    コンデンサはセラミックコンデンサでも良いと思いますが、今回は誤差±5%のマイラーコンデンサを用いています。

    160510-03-10

    写真3はユニバーサル基板にて図29、34の回路を組んで動作確認している風景です。
    デジタル回路での微妙なタイミングはオシロスコープでは分かりにくいのでロジックアナライザにて確認しています。

    160510-03-11

    ◎1sと1msの切り替え

    ★切り替え箇所

    測定周波数によりゲート時間を1sと1msに切り替えますが、その切り替え箇所を図35に示します。
    ゲート時間以外にラッチおよびリセットも同時に切り替える必要があります。

    160510-03-12

    ★ノンショートとショーティング

    図35の切り替え部を機械式スイッチで行う場合、3回路2接点のノンショーティングタイプが必要です。
    スイッチの機能(動作)を表現するなかで、「ノンショート」と「ショーティング」という言葉があります。
    これは特にスライドスイッチ、ロータリースイッチなどで区別され、次のような意味です。

    160510-03-13

    ショーティングタイプは接点切換途中にオープンになると不具合がある場合などに用い、ノンショートは切換途中のオープンが問題にならない場合に用います。

    今回は図37のようにショーティングでは出力同士がぶつかるので、ノンショートが必要です。

    160510-03-14

    ★NANDとON-OFFスイッチによる切り替え

    3回路2接点のノンショーティングの機械式スイッチでは部品選択が難しくなりますので、トグルスイッチなどの一般的なものとし、ON-OFFスイッチで実現できる方式を図38に示します。

    NANDゲートを用いた選択回路です。
    NANDゲートは両方の入力がHの場合、出力はLです。
    別な見方をすれば図39 d )のように片方の入力をLにすれば出力は常にHになって、片方の入力状態は出力に反映されません。
    つまり、ゲートを閉じた状態です。

    具体的には図38 a ) のようにスイッチONではG2の入力およびG4の入力はLです。
    したがって、②の信号状態によらずG2の出力はHです。

    また、G4はNOTですから、その出力はHになり、G1出力は①の状態を反転したものになります。
    G3はNANDを「負論理入力のOR」で表現しています。
    これにより①の状態がそのままG3出力に現れます。

    図38 b ) はスイッチがOFFの場合で、今度は②が選択されます。

    160510-03-15

    160510-03-16

    ★ON-ONスイッチの場合

    NANDには74HC00があります。
    このICはNANDゲートが4個入っていますので、図38の方式ではこの部分でICが1パッケージです。
    NANDは負論理のANDですが、図39 c )のようにNOTにもなる便利なゲートです。
    余ったゲートは他の回路で使用できますのでなるべくICの数を減らすことを考えてみます。

    図38ではスイッチにON-OFFタイプを用いましたが、これをON-ONタイプとした場合を図40に示します。
    それぞれの端子をプルアップすると2つの接点の論理は常に逆になります。
    これを利用すればNOTの役割になってゲートが1つ減ります。

    160510-03-17

    ★採用回路

    結局、NANDとON-ONスイッチの方式を採用し、具体的な切替回路を図41に示します。
    74HC00はNANDが4個入りですから、このICを2個用い、余ったゲートは他の部分で利用しています。

    また、スイッチはノンショート、ショーティングは問わず、今回は一般的なトグルスイッチです。
    なお、特にプルアップ抵抗の定数を示していませんが、10kΩ~100kΩが適当な値です。

    160510-03-18

    ◎ゲート回路

    ゲート回路はANDです。
    前後関係を含めたゲート回路を図42に示します。
    AND部は余った74HC11のゲートを用い、論理合わせのNOTを入れています。
    出力波形はゲートを閉じている場合、常にH、オープンで波形整形回路からの信号が現れます。

    試作機はこの回路で組んでいます。
    製作後に気づいたのですが、この部分はNANDゲート1個で構成でき、そのほうが素直です。

    160510-03-19

    ロジックICで構成した周波数カウンタの製作 【設計編 その3】に続きます。

ロジックICで構成した周波数カウンタの製作 【設計編 その1】

  • 2016/05/10

    ◎基準時間発生回路

    ★10MHzを分周する

    図9に基準時間発生回路のブロック図を示します。
    10MHzを必要な周波数に分周(ぶんしゅう)します。
    分周とは周波数を1/nにすることで、nの値が10であれば1/10分周です。
    例えば10MHzを1/10分周すれば1MHzになり、最終的に必要なゲート時間(1s、1ms)の元となる1Hzおよび500Hzを作り出します。

    160510-02-01

    ★10MHz発振回路

    図10に10MHz発振回路を示します。
    74HCU04を用いた標準的な水晶発振回路です。
    最終的にトリマーコンデンサ TC1にて正確な10MHzに調整します。

    具体的にはファンクションジェネレータなどの発振器を利用し、周波数カウンタの表示が発振器と同じになるように調整します。
    クリスタルは九州電通のものを用いました。
    他のクリスタルではTC1、C1、C2の値を変更する必要があるかもしれません。
    74HCU04はNOTが6個入りですが、発振回路で用いる場合、余ったゲートは他の回路に用いないで、入力空きピン処理を行います。

    160510-02-02

    ★74HC390

    今回は分周器として図11の74HC390を用いています。
    2進カウンタと5進カウンタで構成されていて、CKA、CKBがクロック入力、QA~QDが出力です。
    2進カウンタと5進カウンタの組み合わせ(接続)で10進カウンタまたはデバイダ(分周器)になります。

    160510-02-03

    図12に接続の違いを示します。
    a ) はクロック入力を2進カウンタのCKAに入力し、そのQA出力を5進カウンタのCKBに入力します。
    これをカウンタ接続と言い、10進のアップカウンタになります。

    B ) はクロック入力を5進カウンタのCKBに入力し、QD出力を2進カウンタのCKAに入力します。
    これをデバイダ接続と言い、QAにはクロック入力(信号)を1/10に分周したものが現れます。

    160510-02-04

    ★1/10分周

    デバイダ接続の動作が直観的に分かりにくいと思いますので、図13の5進カウンタ タイミング図から説明します。
    カウント動作はCKBに入力されたクロックの立下りで動作し、5進ですから、0、1、2、3、4 とカウントアップし、4の次は0(ゼロ)に戻ります。

    160510-02-05

    デバイダ接続は5進カウンタのQD出力を2進カウンタのCKAに接続しますので、この場合のタイミング図を図14に示します。
    QAはCKAの立下りで変化し、2進ですから、CKA(QD)の立下りごとにH/Lが反転して 0、1の繰り返し動作です。

    ここで、CKBとQAの波形を比較すると、QAの1サイクルの中で、CKBは10サイクルあります。
    つまり、CKBを1/10分周したものがQAです。

    74HC390はこれが2回路入っています。
    したがって、1パッケージで1/100分周できます。
    図9のブロック図では10MHzを必要な1Hzに分周するために74HC390を4個用いています。
    例えば1MHzを元にして分周した場合、74HC390は3個で済みます。

    160510-02-06

    図15に74HC390の1パッケージでの接続を示します。
    2回路あるので各端子信号名に番号を付けています。
    1CLR、2CLRはリセット端子です。
    Hにするとリセット(出力がすべて0)します。
    リセットする必要がありませんので、GNDへ接続しておきます。
    Vcc/GND間には104(0.1μF)のパスコンを必ず接続しておきます。
    最後の1Hz部では片方のカウンタが余るので、CKA、CKB、CLRは電源かGNDへ接続して空きピン処理します。

    160510-02-07

    ◎1sの基準時間

    ★Dフリップ・フロップ

    分周回路で10MHzから1Hzを作りました。
    図14のQAは1Hzですが、Hの時間は0.5sです。
    必要なゲート時間はHの時間が1sです。
    したがって、Hの時間が1sとなるためにはこれを1/2分周します。

    1/2分周する方法はいろいろあります。
    今回は制御回路の関係でDフリップ・フロップを用いて1/2分周しています。
    1/2分周の説明の前にDフリップ・フロップについて少し解説します。

    図16にDフリップ・フロップの記号を示します。
    入力はDとCK、出力はQとQバー(図16ではQの上に-が付いているのですが、-がテキストでは表現できないので、Qバーと表現します)の2つです。
    QとQバーは常に論理が逆(例えば、QがHの時、QバーはL)になります。

    Dフリップ・フロップ(以下、D-FFと表現します)はD入力の状態を記憶する機能です。
    D-FFの入出力は図16 a ) が基本ですが、b ) のようにPR(プリセット)およびCLR(クリア)付のICもあります。
    今回はPR、CLRは用いていないので、一般形で説明します。

    CKのところにある三角形の記号はクロックCKが「L→H」への変化がある時のD入力の状態で出力が決定されることを表しています。

    160510-02-08

    図17に真理値表を示します。
    クロックCKが「L→H」の変化でD入力の値がQに出力され、クロックCKの「H→L」では出力は変化しません。
    この時のタイミングチャートを図18に示します。

    CKが「L→H」時のD入力の値がQ出力に現れていますが、①、②間のポイントのようにD入力が「H」になってもすぐにQ出力は「H」にならず、②のクロックCKでQ出力は「H」になります。

    このようにD入力の状態はクロックCKが変化されるまで遅れて動作し、この遅れ(Delay)動作の特徴からDフリップ・フロップと呼ばれます。

    160510-02-09

    ★Tフリップ・フロップ

    D-FFは図18のような動作になりますが、別な機能としても使われ、図19に接続とタイミングチャートを示します。

    Qバー出力をD入力に接続します。
    D-FFはD入力の状態をQに出力しますので、最初のQバーを「H」とすれば最初のクロックの立ち上がりでQ出力が「H」になり、Qバーは「L」に変化します。

    2番目のクロックの立ち上がりでは、D入力はQバーですからこの「L」ではQは「L」へと反転します。
    以下同様にクロックが入る(L→Hへの変化)毎にQが反転します。
    このようにクロック毎に信号がパタパタ変わるものをTフリップ・フロップと言います。
    なお、TはTriggerまたはToggleの略です。

    このようにTフリップ・フロップはクロックが入る毎に反転する動作ですが、見方を変えれば、クロックの数が2個で出力が変化し、入力された周波数(クロック)が半分になって出力に現れます。
    つまり、これは1/2分周です。

    市販のD-FFでは74HC74があります。
    PR/CLR付ですが、この機能を用いない場合、図2のようにVcc(5V)に接続します。
    分周回路からの1Hzを74HC74のクロックに接続すれば1sの基準時間が作れます。

    なお、図9のブロック図では500Hzが必要になり、同様に1kHz出力から74HC74を用いて500Hzを得ます。

    160510-02-10

    ◎ゲート時間1s時の制御

    ★制御タイミング

    図21に制御タイミングを示します。
    ゲートがHの期間(1s)にカウントし、Lで表示データをラッチ(保持)して7SEG-LEDを表示します。
    さらに次のゲートがHになる前にカウンタをリセットしてカウント準備します。
    ゲート時間1msでも同じようなタイミングになるのですが、今回は制御信号の発生方法が1sと1msでは異なります。
    ここでは、1s時の制御について解説します。

    160510-02-11

    ★各信号関係を利用する

    図22に1Hzを作り出す分周器(74HC390)と1sを作り出す74HC74の各信号関係を示します。
    74HC74のQ出力はゲートに入力されますが、ここではこの信号名を74-Qとし、Qバーを74-Qバーとしています。
    QC、QD、QAは74HC390の各出力です。

    74-QがLの期間にラッチおよびリセットの信号(H)を作りたいので、例えば、QC、QAおよび74-Qバーの3つのANDを取れば、黄色部の期間だけHとなるパルスが発生し、これでラッチ信号が得られます。
    同様にQCとQAを反転させたものおよび74-Qバーの3つでANDを取ったものでリセット信号が得られます。

    160510-02-12

    ★制御回路

    図23に制御回路を示します。
    ラッチはQC、QA、74-Qバーの3つのANDですから、3入力ANDの74HC11に接続します。
    リセットはQAバーが必要なので、QA出力をNOTしたものが必要です。

    今回は他の部分で使用しているNAND(74HC00)の余りゲートをNOTとして用いています。
    NANDは図24の真理値表です。
    2つの入力(A、B)を接続すれば黄色部の動作になり、これはNOTの機能です。

    160510-02-13

    ロジックICで構成した周波数カウンタの製作 【設計編 その2】に続きます。

ロジックICで構成した周波数カウンタの製作 【測定原理と仕様検討編】

  • 2016/05/10

    ◎周波数カウンタ

    最近は安価なデジタルテスタでも周波数カウンタ機能がある機種があります。
    写真1はその製品例で、タイマーIC 555などの発振周波数確認に利用できます。

    また、図2は専用の周波数カウンタの製品例です。
    555などでの発振周波数確認は写真1のデジタルテスタで十分ですが、さらに周波数精度を求めたい場合は写真2のような周波数カウンタを用います。
    表示できる桁数は機種により異なり、桁数が多いほど正確な周波数を知ることができます。

    周波数の測定方式は色々あります。
    写真の製品でも方式が異なります。
    また、マイコンを用いても周波数カウンタ機能は実現できます。

    今回は原理を学習する目的で簡単な方式とし、汎用ロジックICのみで構成した周波数カウンタを製作しましたので紹介します。

    160510-01-01

    ◎測定原理

    ★基準時間内でのパルス数をカウントする

    この信号の周波数は100Hzですねと普段なにげなく言っていますが、周波数の定義は1秒間における波の繰り返し回数のことです。
    家庭用のAC100Vは50Hzまたは60Hzですがこの場合、正弦波の繰り返し回数が50回または60回あるということです。

    正弦波でなくても例えば図1のようなデジタル波形でも繰り返し回数になるわけですが、この場合、パルス数を数えることになります。
    図1ではパルス数が1秒間に5個ありますから、これは5Hzです。
    あるいは、パルス数が12000個あったとすればこれは12000Hz(12KHz)です。

    このように繰り返し回数またはパルス数を数えるのが周波数カウンタです。
    つまり、基準時間(1秒)内におけるパルス数が周波数です。

    160510-01-02

    ★ゲートで信号を取り出す

    入力信号(パルス)は図1のように連続しています。
    この中から基準時間内だけ信号を取り出す方法として図2のようにゲートを用います。

    A入力に信号、B入力に基準信号を加えます。
    ANDゲートはA、B入力が両方Hの時、出力YがHになります。
    したがって、B入力がLの時、A入力の状態(H/L)によらず出力YはLです。
    つまり、B入力がHの期間(区間)ではA入力の信号がそのまま出力Yに現れます。
    この例では出力Yにパルスが5個ありますから、5Hzということです。
    また、基準時間(ゲート)は1s(秒)以外に1ms、10ms、100msなどでも良く、例えば1msの基準時間内に5個のパルスがあればこの時の周波数は5KHzです。

    160510-01-03

    ◎原理ブロック図とタイミング

    ★ブロック図

    図3に原理ブロック図を示します。
    ゲートに測定信号と基準信号を加えて基準信号時間内のパルス数をカウントする周波数カウンタをダイレクト・カウンタ(方式)と言います。

    160510-01-04

    信号は正弦波、矩形波、三角波などですが、一旦、アンプを通り、波形整形されます。
    周波数カウンタ内部はデジタル回路ですから、正弦波も含めてデジタル信号(パルス波)に変換する役目が波形整形回路です。

    基準時間発生回路は必要なゲート時間(1s、100ms、10msなど)を作るための部分で、その周波数精度で周波数カウンタとしての精度が決まります。

    カウンタはゲート出力のパル数をカウントし、その値を最終的に表示器(7SEG-LEDなど)に表示します。
    制御回路はカウント開始、終了、リセットなどを行います。

    ★タイミング

    図4に原理的なタイミングを示します。
    制御信号はリセットとラッチの2つです。
    開始はどこから始めても良いのですが、説明上、①の区間を開始とします。

    まず、①のリセット信号のHレベルでカウンタをリセットします。
    これによってカウンタ出力はすべてゼロとなって、カウント準備します。
    ②の区間でゲートがL→Hに変化したポイントでゲートが開き、入力信号に応じたものがカウンタに入力されてカウントを開始します。

    ゲートが開いている時間は例えば1sなどの基準時間分です。
    基準時間が経過するとゲートはH→Lに変化してゲートを閉じてカウントを終了します。
    この場合、カウンタへの入力信号はゲートが閉じていますので、カウンタは最後にカウントした数値(データ)のままです。

    ここで、ラッチ信号で最後にカウントした数値を保持し、デコーダを経由して表示させます。
    ②の区間ではカウント値が2385なので、この値が表示されます。
    ゲート時間を1sとすれば2385Hzです。

    ラッチ後に次のゲートが開いて(Hレベル)新しい入力信号をカウントするためにリセット信号をカウンタに加えてカウント準備します。

    ④の区間では入力信号の周波数に変化があったので、終了後のカウント値が2400になっています。
    したがって、⑤の区間では表示値が更新されて2400になります。

    このように、カウンタリセット→カウント開始→カウント終了→ラッチ→カウンタリセット→カウント開始・・・・の繰り返しです。
    この場合、表示値の更新周期はラッチ信号間の時間です。
    例えばゲート信号をHとLの区間区間を同じ時間例えば1sとすれば、更新周期は2sです。

    160510-01-05

    ◎仕様

    ★桁数と表示

    表示器は7SEG-LEDになりますが、桁数を決めます。
    桁数が多いほど細かい数値を表現できます。
    しかし、桁数が多いほどデバイス(IC)の数が多くなり、製作も大変です。

    図5に4桁とした場合のカウンタから7SEG-LEDまでの概略の信号線本数を示します。
    これ以外に制御回路からの配線もあるのですが、88本です。
    収納ケースはなるべく小さ目とし、コンパクトに仕上げたいので今回はホビー用途の簡易的な4桁表示にすることにしました。

    160510-01-06

    4桁の場合、表現できる数値は0000~9999です。
    ゲート時間を1sとすれば、0Hz~9999Hzです。
    9999が最大カウントになり、図6に各ゲート時間での周波数表示をまとめてみました。
    1sでの単位をKHzとし、最上位桁にデシマルポイント(小数点)を付ければ9.999KHzとなって、分解能0.001KHz(1Hz)です。
    100msでは99.99KHz(分解能10Hz)、10msでは999.9KHz(分解能100Hz)、1msでは9999KHz(分解能1KHz)となります。
    すべてデシマルポイントの位置が異なります。

    また、最上位桁がゼロの場合、例えば100ms時では09.99KHzなどのような表示になります。
    これについては個人の好みの問題ですが、私としては不要なゼロを消すゼロブランキング方式にしたいところです。
    100msの場合、最上位桁のゼロを検出してそれを元にしてゼロブランキングすることは容易です。
    しかし、10ms、1msの場合ではこれの回路規模が大きくなります。

    なるべく測定周波数範囲を広くし、ゲート時間切り替え操作なども簡単に行いたいので、結局、1sと1msの2とおりとすれば、1sではKHz、1msではMHzの単位となり、デシマルポイント位置も同じです。
    また、ゼロブランキングの必要もありませんので、この2つのゲート時間とします。
    これにより周波数範囲は1Hz~9.999MHzです。

    160510-01-07

    ★仕様

    表1に仕様を示します。
    表示は前述のように7SEG-LED 4桁です。
    周波数範囲は1sで0.01kHz~9.999kHzです。
    4桁なので0.001kHz(1Hz)も表示できるのですが、ホビー用途では数Hzを測定することはほとんどないと思いますので、仕様では最低周波数10Hzとしました。
    1msのゲート時間では0.001MHz~9.999MHzの範囲です。
    更新周期はゲート時間により異なり、1sでは2s、1msでは約200ms毎に更新されます。

    図7に操作部と表示例を示します。
    入力のBNCコネクタとゲート時間切り替えスイッチが操作部です。

    OVERランプ(LED)は最上位桁の値が8以上で点滅表示します。
    4桁表示ですから、最大カウント値は9999です。
    つまり、9999を超えると5桁目が無いので本当の周波数なのか分かりません。
    具体的に間違った表示例を図8に示します。
    例えば1sのゲート時間のポジションで30kHzを入力すると5桁目が無いので0.000kHzと表示されてしまいます。
    また、24kHzでは4.000kHzとなってしまいます。

    本来であれば9999を超えた場合に行うのですが、簡易的に最上位桁が8以上になったら点滅動作させて注意を促す目的としています。
    特に24kHzなどのように4.000kHzと表示されるとカウントオーバーになっていることに気づきにくいものです。

    入力インピーダンスについては一般的なアナログ回路、デジタル回路での測定用途を想定し、1MΩとしています。
    入力感度については完成後の評価で確認予定です。

    表1 仕様

    周波数表示 7SEG-LED 4桁
    周波数測定範囲 1s 0.01kHz~9.999kHz
    1ms 0.001MHz~9.999MHz
    表示単位、分解能 1s 0.001KHz(kHz)
    1ms 0.001MHz(MHz)
    更新周期 1s 2s
    1ms 約200ms
    OVERランプ 最上位桁8以上で点滅
    入力インピーダンス 1MΩ
    電源 外部DC9V~15V

    160510-01-08

    ロジックICで構成した周波数カウンタの製作 【設計編 その1】に続きます。

FR-50B用VFOの製作 その3【製作編】

  • 2016/04/26

    ◎ロータリーエンコーダの決定

    ロータリーエンコーダについては機械式および光学式の両方に対応する回路にしてあるのですが、かなり迷いました。

    用いるロータリーエンコーダによりケースデザインに影響します。
    そこで、実験基板を用い、実際に仮のケース(パネル)に各種ロータリーエンコーダを取り付けて、感触を確かめてみました。

    結論として、個人の好みがあると思いますが、写真5の光学式、クリック無しを採用することにします。

    160426-003-01

    ◎プリント基板の製作

    ★感光基板を用いる

    サンハヤトの感光基板NZ-P10Kを用いました。

    写真6に部品実装した状態を示します。
    NZ-P10Kのサイズは75mm×100mmなのですが、部品面積、パターン的にも余裕があります。

    放熱器は電源部の3端子レギュレータ用です。
    セットの消費電流は約90mAです。
    例えば、電源供給電圧を13.8Vとすれば3端子レギュレータは5Vですから、消費電力は、(13.8V – 5V )×90mA = 0.792W です。
    この値は3端子レギュレータの定格内ですが実際にはICの表面温度はかなり高くなります。

    ケースに収めてしまえば、ICに触れることはないのですが、部品スペース的に余裕がありましたので、放熱器を用いています。

    160426-003-02

    AD9834のピッチは0.65mmです。
    このピッチは筆者の自作基板ではエッチングに自信がありません。
    安全策として以下のピッチ変換基板を用いました。

    メーカー:ダイセン電子工業
    型番:D020

    プリント基板への実装は図19のように1列連結プラグにより、はんだ付けしています。

    160426-003-03

    ★下手なパターン設計をしてしまった

    AD9834への制御信号(FSYNC,SDATA,SCLK)はPICのポートRB7,RB6,RB5を用いています。
    これはユニバーサル基板時の接続をそのままプリント基板へも反映したものですが、部品実装時に「おかしなパターン」と思いました。

    現状のパターンは図20 a ) で、PICのはんだ面には太いGNDパターンがあるので、部品面にてジャンパーを用いて配線しています。
    部品配置から考えると、この方法になるのが自然なのですが、配線が長くなり、余計なジャンパー線が必要です。
    今回はFR-50B専用なので、PICのピン(ポート)がかなり余っています。

    そこで図20 b ) のようにRA0,RA1,RA2をAD9834の制御に用いれば、ジャンパーもなくなり、最短距離で配線できます。
    RA0,RA,RA2はデジタルI/O以外にAD機能も持っていますので、単純なI/O制御はそれ以外のポートにしたい筆者のクセがあるようです。

    160426-003-04

    ◎ケース

    ★用いたケース

    今回はタカチのKC5-13-15BSを用いました。
    このケースは図21のような構造でパネルはABS樹脂です。
    色はパネルがブラック、それ以外はシルバーの組み合わせとしました。

    160426-003-05

    ★パネルフレームをフロントにする

    図21のようにABS樹脂部が本来のフロントなのですが、今回はパネルフレームをフロントとしてみました。

    160426-003-06

    これにより、フロントパネルのデザインは図23のようになっています。

    160426-003-07

    ◎組み込み

    写真7に組み込んだ内部の様子を示します。
    LCD、スイッチ等へのプリント基板からの配線はすべてコネクタです。

    160426-003-08

    ◎思い込みがあるとミスしやすい

    ★バックライトの接続に注意

    LCDのバックライトが点灯しない現象で悩みました。
    ユニバーサル基板での実験時はきれいにバックライトが点灯していたのですが、プリント基板で製作したものでは点灯しません。

    実験時との違いは以下の通りです。

    ①LCDとの接続はコネクタ。
    ②LCDを新品にした。

    コネクタによる接触不良が考えられなくもないので、LCDを実験時のものに交換してみると、今度は点灯します。

    もう一度新品LCDに交換すると、これは点灯しません。
    何が原因なのかと両方のLCDを並べて眺めると、新品LCDのはんだ面がやけにきれいです。
    さらに眺めると、実験時のLCDの一部のパターンがはんだブリッジのようになっており、新品LCDでははんだブリッジはありません。

    これかなと思って、LCDの取扱説明書を見ると「14ピンコネクタから電源を使用してバックライトを点灯するにはJ2,J3をはんだショートする」というようなことが書いてあります。

    新品LCDもはんだショートし、今度はバックライトが点灯しました。
    実験時に用いたLCDは色々な製作実験時にいつも使っているものです。
    したがって、14ピンコネクタに必要な配線をすれば動作するという思い込みがあるので、今回もあらためて取扱説明書は読んでいません。

    思い込みがあるとミスしやすいものです。

    160426-003-09

    ◎完成外観

    なんとなく、周波数カウンターを思わせるようなデザインになってしまいました。
    用いたLCDはLinkmanのTC1602E-13Tです。
    個人的な好みですが、背景が青で白文字は好きです。

    チルトスタンドはやはり必要です。
    今回はタカチのCT-1を用いています。

    写真9はLCDの表示具合で、シンプルな表示が良いです。

    160426-003-10

    160426-003-11

    ◎FR-50Bとの運用

    図25に機器間の接続を示します。
    DDS VFOとFR-50B間は市販の両端BNCオスの3D-2Vケーブルを用い、FR-50B側は変換コネクタを用いています。
    3D-2Vは少し太いです。
    1.5D-2Vあたりが良い気がします。

    160426-003-12

    ◎運用した感想

    実に快適です。

    一度、チューニング(同調)すれば周波数が動く心配がありません。

    トグルスイッチによる切り替えは操作性が良く、1KHzステップは、バンドの端から端へすぐに移動することができてすごく便利です。
    周波数ステップの10Hzは不要な気がします。
    10Hzステップを他のステップにすることはソフトウェアの簡単な変更で済みますが、とりあえず、このまま残すことにしました。

    ロータリーエンコーダはやはり、光学式のクリック無しで正解でした。
    特に、金属性の少し大きいツマミと組み合わせると、感触が良いです。

    ◎トランシーバーへの応用(案)

    トランシーバーへの応用をちょっと考えてみました。

    PIC16F886はポートが現在余っています。
    そこで、図26のように必要なトランシーバー機能をポートへ接続し、ソフトウェア処理を行なおうというものです。

    思いつきで構成を書いてみたのですが、不足の機能があるかもしれません。
    大きさもサンハヤトの感光基板NZ-P10Kに入る気がします。

    160426-003-13

    ◎まとめ

    FR-50BのAUXの穴を見たとたん、外部VFOを作ることを思いつき、構想から製作まで行ってしまいました。

    AD9834のパッケージは20ピンのTSSOPなので、自作(手はんだ)の場合、少しつらいところがあります。
    しかし、このパッケージも慣れるとはんだ付けはそれほど難しくありません。

    AD9834の応用例は色々あります。
    今回はFR-50B専用としましたが、図26のようなトランシーバー用VFOなどは非常に興味のあるところです。

    ぜひ、AD9834を使用されてはいかがでしょうか。

FR-50B用VFOの製作 その2【設計編】

  • 2016/04/26

    今回は、具体的な設計を行います。
    開発ステップとしては以下の段取りです。

    ①ユニバーサル基板を用いた実験基板による基本回路の決定とソフトウェアの開発。

    ②プリント基板の製作とケース組み込み。

    このレポートでは①の段階です。

    ◎DDS-ICの選択

    今回、用いたDDS-ICはANALOG DEVICESのAD9834です。
    DDSを構成する波形メモリ、DAコンバータ等を内蔵したワンチップDDSで、必要な外付け部品は抵抗、コンデンサのみです。

    主な特長を以下に記します。

    2.3~5.5V電源
    50MHzリファレンス・クロック、0~25MHz出力
    3線式シリアル・インターフェース
    20ピンTSSOPパッケージ

    これ以外に位相変調、周波数変調などの機能があります。
    VFOとして用いた場合のブロック図を図7に示します。

    160426-002-01

    50MHzのクロックを用いた場合、0~25MHzまでを発生させることが出来、周波数設定は3線式シリアル・インターフェースでマイコン等で制御します。
    周波数設定(レジスタ)は28ビットで行い、50MHzクロックでは約0.2Hzの分解能になります。
    AD9834からのサイン波出力はDAコンバータなのでLPF(ローパスフィルタ)が必要です。

    制御の詳細はAD9834のデータシートを参照願います。
    また、「AD9833/AD9834 DDSアプリケーション・ガイド」も参考にされると良いです。
    DDSの動作原理等が解説されています。

    パッケージは20ピンのTSSOPです。
    このサイズであればはんだ付けも難しくないと思います。

    ◎マイコンの選択と周辺回路

    ★マイコンの選択

    PIC16F886を用いました。

    主な制御は以下のとおりです。

    ①AD9834への周波数設定制御(シリアルインターフェース)
    ②LCD制御
    ③ロータリーエンコーダからのUP/DOWN検出
    ④周波数ステップ(トグルスイッチ)の検出

    図8にPIC16F886を用いた周辺回路を示します。
    なお、マイコンは内蔵クロック8MHzで動作しています。

    160426-002-02

    ★ロータリーエンコーダ部

    周波数の設定は図9のようにロータリーエンコーダにより行います。
    この場合、右回転で「周波数UP」、左回転で「周波数DOWN」です。

    160426-002-03

    図10にインクリメンタルタイプのロータリーエンコーダ出力波形を示します。
    ロータリーエンコーダからの出力は「A相」、「B相」の2つで、右回転、左回転で位相が異なります。

    160426-002-04

    この位相差をソフトウェアにて検出し、左右を判断します。

    ロータリーエンコーダからのパルス信号が入る毎に左右を判断し、UP/DOWNステップ数はチューニングステップの選択ポジションによります。

    なお、電源ON直後の周波数初期設定は「7.05000MHz」となるようにプログラミングしています。

    図11はロータリーエンコーダからの信号受け回路です。

    ロータリーエンコーダは接点が「機械式」、「光学式」などがあります。

    機械式は一般的にチャタリングがあるので、チャタリング防止回路を設けておきます。
    シュミットトリガインバータICの74HC14と各抵抗、コンデンサにより波形整形を行うことによりチャタリングを防止します。

    160426-002-05

    図12に各方式への対応を示します。

    160426-002-06

    機械式を用いた場合、実際に用いるロータリーエンコーダで各定数を決める必要があります。

    実験段階では図12の両方の方式を試してみました。
    どちらも良好に動作しましたが、どちらにすべきか迷っています。

    ダイアルを回した時、用いるロータリーエンコーダのクリック有/無によって、かなり操作性(感触)が異なります。

    また、一般的に光学式のほうが高価です。

    とりあえず、プリント基板では両方に対応しておくことにします。

    ★チューニングステップの選択

    チューニングステップは10Hz,100Hz,1KHzの3段階切り替えとし、用いるスイッチは「3ポジショントグルスイッチ(中央OFF)」です。

    スイッチを図13のように接続すれば、ポジションによりスイッチ接点の論理(H/L)が変化し、これをマイコンのポート(RA7,RA6)で読み込みます。

    左のポジションではスイッチ接点の「2-3」がONになり、RA7 = H、 RA6 = L、中央では接点がすべてOFFになりますから、RA7 = H,RA6 = H になります。
    また、右では「2-1」がONになりますので、RA7 = H,RA6 = L です。

    これによりスイッチポジションを検出することが出来、プログラムでは常にスイッチポジションを監視しています。

    160426-002-07

    実際に切り替えて操作してみると10Hzは不要な気がしました。
    50Hzでも良いような感じです。
    また、用いるロータリーエンコーダの1回転あたりのパルス数にもよると思いますが思い切って10KHzステップがあっても良い気がします。

    ◎AD9834周辺回路

    ★周辺回路

    図14に周辺回路を示します。外付け部品が少ないです。

    AD9834には周波数設定、位相設定の内蔵レジスタが2個あり、また、外部リセットピンなどがあります。
    今回はレジスタは1個しか用いていなく、また、リセットも含めて内部のコントロールレジスタを操作する方法なので、回路はすっきりしています。

    部品定数はデータシートどおりで、AD9834のデータシートを参照願います。

    160426-002-08

    ★出力レベルが不足している

    図15にAD9834の出力レベルの計算を示します。

    1ピンに接続するR1(RSET)の値により、DACの出力電流フルスケール値が決定され、①式により約3.176mAです。
    出力はこれにR3をかけたものになり、約0.635Vp-pとなり、実効値では約0.224Vrmsになります。

    160426-002-09

    R1とR3の値は任意です。
    例えば、R3の値を大きくすれば出力電圧も大きくなります。
    ただし、許容される最大出力は0.8Vp-pなので、データシートどおりの値としています。
    (R3 = 240Ωでも良さそうな気がする

    DAC出力はLPFを通す必要があるので、このロス分を考えると、0.224Vrmsよりさらに小さくなることが予想されます。
    実験基板では最初、LPF部はLCで組んでいました。
    この構成でFR-50Bに接続すると、やはり、感度が低下します。
    ちなみに、SG(信号発生器)をVFOの替わりに接続し、出力レベルの値により感度が変化します。
    FR-50BのVFO出力電圧をオシロスコープで観測した時、約1Vp-pあり、これが正常な値と思われます。

    ★出力AMPを設ける

    AD9834の出力に「LPF+出力AMP」が必要なことが分かったわけですが、この構成について少し迷いました。
    なるべく部品点数を減らす目的で、今回はFR-50B専用VFOとし、図16のような構成としました。
    2SK192AにてAD9834からの信号を受けて、ドレイン側に同調回路を設ける方式です。
    同調周波数は約12MHzで、適当なコイルが無かったので、コイルを自作(手巻)しています。
    これにより、FR-50Bに接続した状態で、電圧は1Vp-pを少し超えた位になっています。

    160426-002-10

    図15ではDAC出力波形をきれいな正弦波で表現しましたが、クロック50MHz入力の場合、出力12MHzではかなりくずれた波形です。
    波形1にユニバーサル基板で組んだ実験基板での波形と、図17にその時の観測ポイントを示します。
    波形1のように同調回路を設けることにより、きれいな波形となっています。

    160426-002-11

    160426-002-12

    ◎電源部

    電源は図18のように外部DC電源を用い、内部の3端子レギュレータで5Vに変換したものを用います。
    したがって、すべての回路は5Vで動作します。

    外部DC電源から直接5Vを供給しても良いのですが、システム(装置)間で電源電圧が異なると、トラブルの元になります。
    例えば、5V動作の装置に「12V動作と思い込んで12Vを供給してしまう」恐れがあります。
    そのようなミスを防止する目的で、無線機で良く用いる供給電圧としています。

    160426-002-13

    FR-50B用VFOの製作 その3【製作編】に続きます。

FR-50B用VFOの製作 その1【構想編】

  • 2016/04/26

    ◎FR-50Bという受信機

    YAESUのFR-50BというHF受信機をご存じでしょうか?
    発売開始時期は昭和44年のようで、今から45年ほど前です。

    筆者にとっては思い入れのある受信機で、中古で購入しました。
    購入価格は忘れましたが、買った帰り道のことは今でも思い出します。

    写真1のように送信機FL-50Bと組み合わせることによりトランシーブ操作が出来ます。
    FL-50Bはだいぶ大人になってから購入したもので、もちろん中古です。

    FL-50Bは電源を入れたことがありません。
    どのような音(変調)がするのでしょうか。

    160426-001-01

    FR-50Bの主な仕様を以下に示します。

    (受信周波数)

    80m 3.4~4.0MHz 15m 20.9~21.5MHz
    40m 6.9~7.5MHz 10m 28.0~29.2MHz
    20m 13.9~14.5MHz AUX(JJY) 10.0~10.5MHz

    (MODE) AM,SSB,CW

    (重量) 約8kg

    重量8kgは少し重いです。
    筐体の幅は約330mmあり、送信機のFL-50Bを並べると机がいっぱいになるので写真1のように縦に重ねてみました。

    FR-50Bは時々電源を入れて、主に7MHz帯を聞いていました。
    用いている素子は真空管が主体で、VFO部と第2局部発振がトランジスタを用いた発振回路になっています。
    2SC372,2SC373と懐かしい型番です。

    ちなみに、雑誌「初歩のラジオ 1973年5月号」の広告ではFR-50Bは定価\29,800-FL-50Bが定価\34,500- となっています。
    広告ではFR-50Bを「通信型受信機」と表現していて、当時この言葉に憧れました。
    アマチュア無線を始める前は、中学生の時に短波放送を聞きたくて「0-V-2」を作ったことがあるのですが、これは見事に完成できませんでした。

    写真2はFR-50Bのフロントパネルです。
    今のトランシーバ(または受信機)と違い、周波数表示はアナログです。
    下のサブダイアルを回すと上のメインダイアルも連動して動きます。
    サブダイアルは1回転で約50KHz(28MHz帯では100KHz)になっていて、今でもこの動きの感触が好きです。

    160426-001-02

    購入当時、筆者はアマチュア無線の免許を取ったばかりで、50MHzのAMが主な運用バンドでした。

    HFはトランシーバなど持っておらず、ミズホのダイレクト・コンバージョン受信機DC-7Dのみでしたので、7MHz帯以外のHFはFR-50Bで初めて聞いたものです。

    50MHzと144MHzのSSBはクリコンで28MHz帯に変換し、FR-50Bを親受信機として用いていました。

    今、久しぶりにクリコンという文字を書きました。
    クリコンについて簡単に説明します。

    クリコンとは「クリスタルコンバータ」の略で、図1のように周波数変換の局発が水晶(クリスタル)発振になっている周波数変換装置のことです。

    高周波増幅への入力周波数をFr、水晶発振の周波数をFoとすれば、混合出力Fiは

    Fi = Fr ± Fo

    となり、どちらか希望の出力周波数に同調させます。

    160426-001-03

    例えば図2のような構成にすれば、50MHz帯は28MHz帯に変換され、FR-50Bの28MHz帯で受信することができます。

    Foは固定周波数の22MHzですから

    50.0MHz → 28.0MHz
    50.1MHz → 28.1MHz
    50.2MHz → 28.2MHz
    50.5MHz → 28.5MHz

    の周波数関係になります。
    つまり、FR-50Bの28MHz帯の周波数目盛で50MHz帯の周波数を読むことができます。

    当時、50MHz帯はSSB機を所有していなかったので、この構成で良く聞いていました。

    160426-001-04

    思い出しました。

    当時、50MHz帯のAMで自作の無線機で運用されているOMさんがいました。
    送信機はもちろん真空管で、受信は確か「高1中2」にクリコンです。
    高1中2も懐かしいですね。
    クリコンも真空管なのかは不明ですが、送信機と受信機の真空管構成を良く説明されていました。
    「変調は6BQ5のプッシュプル」の言葉を覚えています。
    周波数変換はたぶん、7MHz帯なのかな

    FR-50Bが現在でも実用になるかというと筆者には分かりません。
    ただし、FR-50Bで7MHz帯を聞くと、にぎやかに聞え、これは筆者の好みです。

    ◎内部の様子

    写真3にシャーシ上面の様子を示します。

    これでも写真撮影用に掃除したのですが、あまりやりすぎると部品破損が心配になってきました。
    真空管を雑巾で拭いたら型番の文字が消えそうです。
    ほどほどにしておいたほうがよさそうです。

    160426-001-05

    VFOはプリント基板で組まれており、部品番号などのシルク文字はありません。
    内蔵VFOと固定チャンネルの選択スイッチ(CH SELECT)がボロボロです。

    この選択スイッチはVFOのポジションで内蔵VFOに接続され、固定チャンネルのポジションでは内蔵VFOが切り離されると思いこんでいました。
    ところが、このスイッチはどこにも配線されておらず、常に内蔵VFOが動くことになっています。
    スイッチに、はんだの跡がありますので前の所有者が改造したのかもしれません。

    写真4はシャーシ内部の様子で意外ときれいです。
    以前に電源を入れた時に掃除をしたのかもしれません。
    いかにも「通信型受信機」のように感じます。

    160426-001-06

    ◎電源を入れる

    久しぶりに電源を入れてみます。

    電圧チェックを兼ねながら、アナログテスタを電源部に接続し、電源を入れます。

    バンド切り替えに接触不良があるらしく、スイッチを少しこじると受信できますが、パイロットランプが点灯しません。

    7MHz帯は相変わらず、にぎやかですね。

    筆者のアンテナは地上高5m、長さ15mほどの簡易的なロングワイヤーですが、良く入ります。

    電源OFFで電源部の電圧はすぐに下がります。
    デジタルテスタの場合、直観的に電圧の有無が分かりにくいのですが、アナログテスタは針の反応ですぐに分かります。
    普段、アナログテスタは使わないのですが、こういう場合便利です。
    電圧が残っていないことが確認できましたので、各部品に異常がないか目視チェックします。
    特に異常はないようです。

    ずいぶん昔に真空管アンプに凝っていた時期があり、自作を楽しんでいたのですが、ケミコンの破裂に数日間気が付かないことがありました。
    最初の電源ONでは持ちこたえて、目視では異常が分からず、その後に破裂したと思います。
    製作後、配線チェックをしないですぐに電源を入れる人がいます。
    筆者も最近はせっかちになり、すぐに電源ONする人です。
    今回は高圧を扱う装置ですから、ここは慎重にしなくてはなりません。

    ◎VFOが少し不安定

    時々、感度が変化することに気づきました。
    もしやと思い、VFO出力をオシロスコープで観測してみます。

    回路図で確認しながら、混合部真空管のカソードを観測すると出力は約1Vp-p位で、時々、レベルが変化します。

    感度変化はこれが原因なんだろうなと思いながら、ついでに周波数カウンターで周波数を観測してみます。
    周波数が動いているのが良くわかります。

    それにしてもオシロスコープでの観測には神経を使います。
    普段、数Vからせいぜい24V程度の電源を用いたセットをいじっていますので、感電する心配はありません。
    ところが真空管を用いたセットでは高圧がかかる部分がありますので、慎重に行なう必要があります。
    オシロスコープを接続する付近に高圧がかかるところがないか、いちいち確認しながらの作業です。

    ◎DDSによるVFO製作を思いつく

    ★AUXの穴を利用する

    VFOの周波数変動については仕方ないことと思いますが、出力変動については少し困ったものです。

    バンド切り替えスイッチの接触不良なのか発振部単体の問題なのか切り分けに時間がかかりそうです。

    スイッチの代替え部品がありません。

    VFO発振部は基板で配線されているのですが、かなり汚く、部品劣化もあるのかもしれません。
    今更、VFO部の修理をしようとしても時間もかかるでしょうし、技術もありません。

    背面パネルを眺めると、VFO出力端子の横に穴が空いており、AUXの文字(刻印)があります。
    穴のサイズからRCAピンジャックが適合しそうです。

    この穴を見たとたん、外部にてVFOを製作することを思いつきました。
    これなら、外観を損なわず、外部VFOを接続することができます。

    後で気が付いたのですが、FR-50BのVFO OUT端子も利用できそうです。
    ただし、この端子を利用するとFR-50BからのVFO OUTが無くなるので、やはり、AUXの穴を利用することとします。

    ★VFOの方式

    VFOはアナログ式、デジタル式と色々考えられます。
    アナログVFOは技術と時間が必要です。
    アナログVFOはあきらめます。

    そこで、PLLまたはDDSの選択となり、これにより周波数表示もデジタルで簡単にできます。
    手持ち部品を探すと、ちょうど良さそうなDDS-ICがいくつか見つかり、適当な水晶発振器も出てきましたので、DDSを採用することにします。

    今回はDDSを受信機のVFOとして用いるわけですから、制御も簡単になりそうです。

    DDSにより、VFOの周波数変動の件も大幅に改善されます。

    FR-50Bが販売された当時はアナログVFOが主流だったと思います。
    最近のメーカー製トランシーバーはどのような方式か分かりませんが、雑誌の広告を見ると難しい単語が並んでいます。
    「通信型」という文字はどこにもありません。

    昔の「通信型受信機FR-50B」にDDSのVFOを接続することは、少し邪道のような気がしなくもありません。

    ◎構想

    ★受信バンド

    図3にFR-50Bの周波数変換部のブロックと周波数関係を示します。

    周波数変換は2か所で、第1局発がVFO、第2局発は水晶発振によるダブルコンバージョンです。
    ダブルコンバージョン。。。。良い響きです。

    VFOは各バンドにおいて常に5.1739MHzとなるように発振する関係で、7MHz帯の場合約12MHzになります。
    他のバンド28MHz帯では約23MHzになり、この場合用いるDDS-ICによっては少し無理な気がします。
    そこで今回は7MHz帯専用としてみます。

    ちなみに3.5MHz帯のVFO発振周波数は約9MHzになり、この周波数であれば問題はないのですが、バンド切り替え等の問題があり、面倒なので7MHz専用とします。
    他のバンドを聞きたい場合、内蔵VFOと固定チャンネル選択スイッチを利用すれば、内部と外部のVFOを切り替えることができます。

    160426-001-07

    ★操作イメージ

    図4に操作パネルのイメージを示します。

    表示はLCDとし、最少単位10Hzです。
    周波数設定はロータリーエンコーダですが、チューニングステップは3ポジションのトグルスイッチにて10Hz,100Hz,1KHzの選択です。

    7MHz帯では海外日本語放送もありますので、10KHzステップがあると便利と思います。
    4ポジションで操作性の良いスイッチがあれば良いのですが、とりあえず、3つの選択で進めることにします。

    160426-001-08

    周波数表示の分解能は10Hzですが、実際には周波数誤差が予想されます。
    この誤差は邪魔になり、10Hz桁は消したほうがすっきりするかもしれません。
    とりあえず、デバック用として残すことにし、完成した後で10Hz桁の表示有無を判断しようと思います。

    ★ブロック

    操作パネルのイメージができましたので、それにそったブロック図を図5に示します。

    単純な仕様としましたので、簡単なブロック図となりました。

    VFO出力はDDS出力になり、出力レベルが少し気になります。
    DDS-ICとマイコンの選択は必要な信号線の本数を出してから決めることにします。
    IC以外の必要な部品も見えてきました。

    どのようなLCD、エンコーダを用いるか、考えることが楽しみになってきました。

    160426-001-09

    それと、図6のように収めるケースにチルトスタンドがあれば操作性が良いかもしれません。

    160426-001-10

    ケースもちょっと凝ってみたくなります。

    ものづくりは構想段階が一番面白いです。

    FR-50B用VFOの製作 その2【設計編】に続きます。