トランジスタ技術SPECIAL for フレッシャーズ ロジック回路設計 はじめの一歩(SP No.105)【ISBN9784789849050】 ※在庫限り品

トランジスタ技術SPECIAL for フレッシャーズ ロジック回路設計 はじめの一歩(SP No.105)【ISBN9784789849050】 ※在庫限り品

メーカー名:
型番:
ISBN9784789849050
品質ランク:
M1

トランジスタ技術SPECIAL for フレッシャーズ ロジック回路設計 はじめの一歩(SP No.105)【ISBN9784789849050】の概要

現代の実用的なロジック回路設計には、ハードウェア記述言語(HDL)を使った開発が必須となっています。
本書では、PLD/FPGAを活用するための「はじめの一歩」として、VHDLによるロジック回路設計を特集します。
「基礎編」では、論理回路のおさらいから始め、VHDLの基本的な記述方法と回路設計のスタイル、VHDLによる階層設計について解説します。
「実践編」では、ザイリンクス社の「Spartan 3 スターターキット」を使った簡単なタイマの設計事例を解説します。
開発ツールとして同社の「ISE Webpack」と「ModelSim XE」を活用し、設計とVHDL記述、シミュレーション、プログラム書き込み、動作検証までの一連の流れを具体的に解説していきます。

目次

ブール代数のおさらいとディジタル回路の基礎
第1章 論理回路と回路記述
 1-1 ディジタル回路と2値論理
 1-2 基本論理回路とその真理値表
 1-3 ブール代数の演算子と公式
 1-4 論理式と回路図記号
 1-5 回路の正論理と負論理
 1-6 ハザードとその対策
 1-7 順序回路といろいろなフリップフロップ
 1-8 順序回路の応用
 1-9 同期回路と非同期回路
 コラム
  ・論理の簡約化
  ・ミニ用語解説(1)
  ・ミニ用語解説(2)
  ・同期回路への非同期入力
デザイン・フローからVHDLのフレームワークまで
第2章 回路設計手法の変化とHDL
 2-1 デザイン・フローとHDL
 2-2 VHDLの歴史とその概要
 2-3 VHDLのフレームワークとライブラリ
 2-4 エンティティとアーキテクチャ
 2-5 簡単なVHDLによる回路記述例
 コラム
  ・JISの回路図記号
  ・負論理による回路図表記
  ・ミニ用語解説(3)
  ・階層化設計
使用する文字の規則から基本的な文法説明まで
第3章 VHDLの基礎
 3-1 VHDLの基本的な約束ごと
 3-2 VHDLの予約語
 3-3 信号線の宣言と名前付け
 3-4 定数とその意味
 3-5 データ・タイプとその意味
 3-6 使用できる演算子とその意味
 3-7 信号代入文
 3-8 組み合わせ回路の便利な記述法
 3-9 プロセス文の記述法
 3-10 変数の宣言と代入
 3-11 アトリビュート
 コラム
  ・良い命名法
  ・ミニ用語解説(4)
  ・ミニ用語解説(5)
  ・ミニ用語解説(6)
  ・基本論理の記述と動作の記述
基本的なディジタル回路を例にして
第4章 VHDLによる組み合わせ論理回路の記述
 4-1 基本論理回路の記述
 4-2 3ステート出力の記述
 4-3 エンコーダの記述
 4-4 デコーダの記述
 4-5 コンパレータの記述
 4-6 加算器の記述
 4-7 減算器の記述
 4-8 ALUの記述
 4-9 バレル・シフタの記述
 4-10 パリティ・ジェネレータ/チェッカの記述
 4-11 組み合わせ論理回路とテスト・ベンチ
 コラム
  ・出力信号を衝突させない
  ・符号付き算術演算
  ・ハザードとレース
  ・ミニ用語解説(7)
基本となるDフリップフロップからシフトレジスタまで
第5章 VHDLによる順序回路の記述
 5-1 Dフリップフロップの記述
 5-2 バイナリ・カウンタの記述
 5-3 アップダウン・カウンタの記述
 5-4 同期式10進カウンタの記述
 5-5 慣性遅延によるバウンス除去
 5-6 シフトレジスタの記述
 コラム
 ・ミニ用語解説(8)
 ・ミニ用語解説(9)
Appendix-A VHDLによるメモリの記述方法
記述した回路を部品としてさまざまに使う
第6章 VHDLにおける階層設計
 6-1 VHDLによる階層設計とは
 6-2 VHDLによる階層設計の方法
 6-3 コンポーネントの記述法と使用法
 6-4 サブルーチンと関数の使いかた
 6-5 procedureの簡単な例
 6-6 functionの簡単な例
 6-7 パッケージの作成法と使用法
 6-8 generate文の使いかた
 コラム
 ・ミニ用語解説(10)
 ・信号線の向きの一貫性
 ・オーバーロード
パラメタライズ設計と不要な出力ラッチ生成の解消
第7章 VHDLの記述スタイルと効率
 7-1 パラメタライズ設計の基本
 7-2 ラッチの生成回避
 コラム
  ・記述レベルと合成結果
統合開発ツールを使った開発の実際
第8章 VHDLによるFPGAへの実装
 8-1 ターゲット・デバイスとLED表示器の仕様
 8-2 内部設計仕様とVHDLソース・コード
 8-3 プロジェクトの作成からソース・コードの入力まで
 8-4 論理合成からシミュレーションまで
 8-5 外部端子の割り付けからデバイスへの書き込みまで
 コラム
  ・ミニ用語解説(11)
  ・ミニ用語解説(12)
Appendix-B FPGA/CPLDの基礎

※掲載されている価格には消費税、各種手数料が含まれておりません。別途消費税およびお支払方法に応じた手数料が必要になります。

※このホームページに掲載されている、記事・写真の一部または全部をそのまま、または改変して利用・転載・転用することを禁じます。

※商品によって販売価格が店頭価格と異なる場合がございます。

※弊社ではお客様が商品を選びやすくするためにデータシートの提供や技術情報、商品画像の表示を行っています。
しかしさまざまな事情により、これらの情報がすべて正確であることを弊社が保証することはできません。
商品の正確な仕様等は各メーカーの最新のデータシートで確認して頂きますようお願いいたします。
また、商品画像につきましても、当アイテムとは異なるイメージ画像を表示している場合がございます。
ご注文の際はくれぐれもご注意願います。また、注文間違いの返品交換は応じかねますのであらかじめご了承下さい。

  • マルツの新提案 プロトファクトリー
  • マルツの新提案 プロトファクトリー
  • マルツの新提案 プロトファクトリー
DigiReelの説明
Page Top

【標準梱包形態】

標準の梱包は、Digi-Keyがメーカーから受け取る最小の梱包サイズです。 Digi-Keyの付加価値サービスにより、最小注文数は、メーカーの標準パッケージより少なくなっている場合があります。 梱包形態(リール、チューブ、トレイなど)は、製品を少量梱包に分割する際に変更される場合がありますので、ご了承ください。

【梱包形態】

テープ&リール

テープ&リールは、メーカーから受け取った未修正の連続テープのリールです。 リーダおよびトレーラとしてそれぞれ知られている最初と最後の空のテープの長さは、自動組立装置の使用を可能にします。 テープは、米電子工業会(EIA)規格に従いプラスチックリールに巻き取られます。 リールサイズ、ピッチ、数量、方向およびその他詳細情報は通常、部品のデータシートの終わりの部分に記載されています。 リールは、メーカーによって決定されたESD(静電気放電)およびMSL(湿度感度レベル)保護要件に従って梱包されます。

カットテープ

カットテープは、ご注文部品の数量を正確に含むリール(上記)から切断された長さのテープです。 カットテープにはリーダーやトレーラーが含まれていないため、多くの自動組立機械には適していません。 テープは、メーカーによって決定されたESD(静電気放電)およびMSL(湿度感度レベル)保護要件に従って梱包されます。

Digi-Reel®

Digi-Reel®はお客様のご要望の数量を連続テープでリールに巻いて販売するものです。Digi-ReelはEIA(米国電子工業会)規格に準拠し、テープには18インチ(約46cm)のリーダーとトレイラーを付けてプラスティックリールに巻いて販売いたします。Digi-Reelはお客様からご注文を頂いてから作成されますが、対応している製品のほとんどは当該製品の在庫から作成され即日出荷されます。在庫不足等の理由で出荷が遅れる場合は、お客様に別途ご連絡を致します。
リール1巻きについて「リーリング手数料」が加算され価格に含まれています。